11:30 〜 11:45
[PCG20-10] 波動粒子相互作用直接観測システムにおける粒子検出回路の小型化
キーワード:波動粒子相互作用、波動粒子相互作用解析装置(WPIA)、粒子検出、特定用途向け集積回路(ASIC)
波動粒子相互作用の定量的な観測に向けて、“波動粒子相互作用解析装置(WPIA: Wave-Particle Interaction Analyzer)”が提案された。我々はこのWPIAを特定用途向け集積回路(ASIC: Application Specific Integrated Circuit)技術を用いることでワンチップ化することを目的としている。ワンチップWPIAを実現するためには、プラズマ粒子1つ1つの検出信号を逐次出力する、小型粒子検出回路が必要である。これにより、波動観測器と粒子観測器との時刻同期が取るやすくなる。
粒子センサに到達した1つの電子は電荷増幅され粒子検出回路に入力される。この増幅された電荷はパルス幅が数ns程度の非常に微弱な電流信号として近似できる。これを直接検出することは困難であるため、前段処理として電荷信号を電圧信号に変換及び増幅する必要がある。すなわち、粒子検出回路は2段構成となる。前段には、粒子検出用高速アンプとしてカレントコンベアを、後段には高速応答コンパレータとしてラッチコンパレータをそれぞれ採用した。まず、カレントコンベアの設計を行った。カレントコンベアの応答は出力インピーダンスと出力端を構成するMOSFETの相互コンダクタンスに依存する。双方の値を大きくすることで応答を向上させた。シミュレーションにおいて、振幅103 μAの電流パルスを入力したとき、パルス入力から1.8 ns間で出力電圧が330 mV大きくなり、約16.2 nsで収束する非常に高速な応答が得られた。シミュレーション結果と試作チップの測定結果との比較から、設計通りに試作チップが動作していると判断でき、高速に応答する粒子検出用高速アンプを設計した。次に、ラッチコンパレータの設計を行った。ラッチコンパレータの応答はラッチ回路を構成するMOSFETのアスペクト比と総電流量に依存する。これらを適宜設定し、遅延時間2 ns以内で応答する高速応答コンパレータを設計した。試作チップを測定したところ、寄生容量の影響により遅延時間が増大したため、シミュレーションにおいて改良を行った。
本発表では、上記の小型粒子検出回路の設計及び評価を行った詳細に加え、設計した小型粒子検出回路を用いた小型波動粒子相互作用直接観測システムの提案を行う。
粒子センサに到達した1つの電子は電荷増幅され粒子検出回路に入力される。この増幅された電荷はパルス幅が数ns程度の非常に微弱な電流信号として近似できる。これを直接検出することは困難であるため、前段処理として電荷信号を電圧信号に変換及び増幅する必要がある。すなわち、粒子検出回路は2段構成となる。前段には、粒子検出用高速アンプとしてカレントコンベアを、後段には高速応答コンパレータとしてラッチコンパレータをそれぞれ採用した。まず、カレントコンベアの設計を行った。カレントコンベアの応答は出力インピーダンスと出力端を構成するMOSFETの相互コンダクタンスに依存する。双方の値を大きくすることで応答を向上させた。シミュレーションにおいて、振幅103 μAの電流パルスを入力したとき、パルス入力から1.8 ns間で出力電圧が330 mV大きくなり、約16.2 nsで収束する非常に高速な応答が得られた。シミュレーション結果と試作チップの測定結果との比較から、設計通りに試作チップが動作していると判断でき、高速に応答する粒子検出用高速アンプを設計した。次に、ラッチコンパレータの設計を行った。ラッチコンパレータの応答はラッチ回路を構成するMOSFETのアスペクト比と総電流量に依存する。これらを適宜設定し、遅延時間2 ns以内で応答する高速応答コンパレータを設計した。試作チップを測定したところ、寄生容量の影響により遅延時間が増大したため、シミュレーションにおいて改良を行った。
本発表では、上記の小型粒子検出回路の設計及び評価を行った詳細に加え、設計した小型粒子検出回路を用いた小型波動粒子相互作用直接観測システムの提案を行う。