[16p-412-1~20] 13.5 デバイス／集積化技術

[16p-412-2] ドレインオフセット構造を持った相補型TFETリングオシレータのTCADシミュレーション

〇浅井 栄大¹、森 貴洋¹、服部 淳一¹、松川 貴¹、福田 浩一¹ (1.産総研)

キーワード：トンネルFET、リングオシレータ、ドレインオフセット構造

本研究ではSi チャネルTFETからなる相補型リングオシレータのTCAD simulation を行い、特にドレインオフセット構造が回路特性に与える影響について詳細に調べた。まずId-Vgs 曲線の計算から、ドレインオフセット構造によって、単一TFETのオフ電流が大きく減少する事を明らかにする。次に、これらのTFET を用いたリングオシレータの出力波形の計算から、ドレインオフセット構造により発振速度が増大する事を示す。この発振速度の増大はTFETに特有な寄生容量の変化と密接に関わっており、動作電圧やゲート長にも依存する。