[20p-PB3-1~11] 9.3 ナノエレクトロニクス

[20p-PB3-2] 低温におけるAuナノギャップの通電狭窄によるSET作製条件の検討

〇谷 創貴¹、南 浩二¹、坂井 奎太¹、島田 萌絵¹、伊藤 光樹¹、八木 麻実子²、白樫 淳一¹ (1.東京農工大院工、2.一関高専)

キーワード：単電子トランジスタ、ナノギャップ、エレクトロマイグレーション