The 83rd JSAP Autumn Meeting 2022

Presentation information

Oral presentation

13 Semiconductors » 13.4 Si processing /Si based thin film / MEMS / Equipment technology

[20p-A406-1~13] 13.4 Si processing /Si based thin film / MEMS / Equipment technology

Tue. Sep 20, 2022 1:00 PM - 4:30 PM A406 (A406)

Tatsuya Okada(Univ. of the Ryukyus), Reo Kometani(Univ. of Tokyo)

3:45 PM - 4:00 PM

[20p-A406-11] Development of Process for Through Silicon Vias (TSVs) Fabricated by Minimal Fab (II)

Fumito Imura1, Hiroyuki Tanaka1, Kouji Oosawa2, Takuro Kono2, Kenzo Shodo2, Yasuo Terasawa2, Sommawan Khumpuang1,3, Shiro Hara1,3 (1.AIST, 2.NIDEK, 3.MINIMAL)

Keywords:Minimal Fab, 3D IC, TSV

近年、シリコン貫通電極(TSV)を用いた3次元積層チップの研究開発が広く進められている。これまで、ミニマルSi深掘り(DRIE)装置によるスキャロップフリーボッシュプロセス技術を用いて、Si深掘りからCu埋め込みめっきまでのTSV形成プロセスについて報告してきた。今回は、このスキャロップフリーとスキャロップを意図的に形成したTSVについて、それぞれのTSVの絶縁性能を比較評価したので報告する。