自己整合メタルダブルゲート Ni-SPC 低温 poly-Si TFT

Self-Aligned Metal Double-Gate Ni-SPC Poly-Si TFTs Fabricated at Low Temperature on Glass Substrate

東北学院大工 [○]目黒達也, 原明人 Tohoku Gakuin Univ. [°]Tatsuya Meguro, Akito Hara E-mail: s1394306@tjcc.tohoku-gakuin.ac.jp

1. はじめに

高電流駆動能力を有するマルチゲート多結晶シリコン (poly-Si) 薄 膜トランジスタ (TFT) は次世代型 TFT として非常に魅力的なデバ イスである。我々は自己整合プロセスによって作製された、自己整 合メタルダブルゲート (MeDG) 低温 (LT) poly-Si TFT を報告して きた[1,2]。この TFT は 2µm 以上の大粒径ラテラル結晶を有しており、 500 cm²/Vs 超の見かけ上の移動度と 130-140 mV/dec の S 値という高 い性能を示した。



Fig. 1. (a) and (b) Structure of the two TFT types.

しかし、大粒径ラテラル結晶を有する poly-Si 薄膜の作製には、連続波レーザラテラル結晶化(CLC)を必要と する[3,4]。本稿では、ガラス基板上に簡単、安価に高性能な DG LT poly-Si TFT を実現するため、Ni-SPC poly-Si 薄膜を適用した。DG Ni-SPC poly-Si TFT は、既に Makihira らによって報告されている[5,6]。だが、彼らの TFT は熱酸化 SiO₂ゲート絶縁膜と poly-Si ゲートを用いるため、プロセス温度が高い。600℃以下の低温における TFT 作製は OLED、AM-LCD、システムオンガラス、及びフレキシブルエレクトロニクスのための poly-Si TFT には 必須である。これを満たすべく、我々は SiO₂ゲート絶縁膜とトップ・ボトムゲートメタルの形成に PECVD と金 属スパッタリングをそれぞれ使用した。

2. 実験

自己整合 MeDG Ni-SPC LT poly-Si TFT の評価のため、同一の作製条件で TG Ni-SPC LT poly-Si TFT を作製した。 図 1(a)と(b)に本稿 TFT の構造を示す。

3. 結果と考察

図 2(a)と(b)にゲート長(L) が 5µm の自己整合 MeDG Ni-SPC LT poly-Si TFT と TG Ni-SPC LT poly-Si TFT のトランスファー特性と 出力特性を示し、表 1 にその性能をまとめた。DG TFT と TG TFT を比較するため、DG は TG 構造と仮定した見かけ上の移動度を 用いた。

DG TFT は 40 cm²/Vs の見かけ上の移動度と 1.3 V/dec の S 値を 示し、対照的に TG TFT は 20 cm²/Vs の移動度と 1.8 V/dec の S 値 を示した。図 3 にはゲート長に対するトランスファー特性を示し た。DG TFT の V_{th}のばらつきが TG TFT より小さいこと、DG TFT のオフ電流が TG TFT よりも低いことが分かる。これは DG TFT のチャネル領域でのゲート制御性が TG TFT よりも優れることを 意味する。SD 抵抗を確認するため、ゲート長に対する V_d/I_d を 3 つのゲート長において測定した結果を図 4 に示す。測定された R_s(=R_d)は非常に大きな値であり、イオン注入量の不足によって引 き起こされているものと推測された。

4.結論

自己整合 MeDG Ni-SPC LT poly-Si TFT をプロセス温度 600 C以 下でガラス基板上に作製した。TG TFT に比べて優れた S 値と 2 倍のオン電流をもち、 V_{th} のばらつきとオフ電流に明らかな向上 が見られた。これらは、自己整合 MeDG Ni-SPC LT poly-Si TFT の チャネル領域におけるゲート制御性が TG TFT より優れているこ とを意味し、自己整合 MeDG Ni-SPC LT poly-Si TFT の更なる向上 の可能性を示している。

5.謝辞

本研究の一部は、科学研究費基盤 (C)22560341の支援により行われた。

参考文献

- [1] A. Hara et al.: Jpn. J. Appl. Phys. 50 (2011) 021401.
- [2] H. Ogata et al.: IEICE TRANS. ELECTRON. E96C (2013) 285.
- [3] A. Hara et al.: Jpn. J. Appl. Phys.41 (2002) L311.
- [4] A. Hara et al.: Jpn. J. Appl. Phys. 43 (2004) 1269.
- [5] K. Makihira et al.: Dig. Tech. 2001 AM-LCD (2001) p.243.
- [6] K. Makihira et aLTECH. REPORT OF IEICE, ED2002-156, SDM2002-106 (2002) p.195.



Fig. 2. (a) and (b) Transfer and output performance of the TFT for a gate length of 5 $\mu m.$

_	Table I. Performance of TFTs			
		V _{th} (V)*	s.s. (V/dec)	μ _{FE} (cm ² /vs)**
	DG	-0.5	1.3	40
	TG	-0.4	1.9	20
	* @10-9 (A)			** Nominal

