19p-D7-5

SiN/SiO₂ サイドウォールプロセスを用いた f_t>500GHz InP/InGaAs HBT 技術 Over 500-GHz f_t InP/InGaAs HBT technology using a SiN/SiO₂ sidewall process 日本電信電話株式会社 NTT フォトニクス研究所 ^の柏尾典秀,栗島賢二,井田実,松崎秀昭

NTT Photonics Laboratories, [°]Norihide Kashio, Kenji Kurishima, Minoru Ida, Hideaki Matsuzaki E-mail: kashio.norihide@lab.ntt.co.jp

【はじめに】InP/InGaAs ヘテロ接合バイポーラトラ ンジスタ(InP/InGaAs HBT)の高電流利得化・高信頼化 には、レッジ形成が不可欠である。これまで我々は レッジ構造を備えた 0.25µm InP/InGaAs HBT を開発 し、50 以上の高い電流利得を実現してきた。しかし ながら、これまで我々の HBT ではベース電極が非自 己整合法により形成されているため、ベース・コレ クタ容量が大きく、 f_i が 450GHz 程度に律則されてい た[1]。そこで、今回我々は高い電流利得を維持しつ つ、高周波特性を向上させることを目的として、 SiN/SiO₂ サイドウォールプロセスを用いた 0.25µm InP/InGaAs HBT を開発したので報告する。

【デバイス構造】図1に作製したHBTの断面図を示 す。本試作では、n⁺-InGaAsエミッタコンタクト層、 10nm InPエミッタ層、15nm p⁺-InGaAsベース層 ($6x10^{19}$ cm⁻³)、75nm InGaAs/InAlGaAs/InP コレクタ層 で構成される MBE 成長の HBT 構造を用いた。本デ バイスの特長は、0.25 μ m エミッタメサに堆積された SiN と SiO₂の間にアンダーカットを設け、0.2 μ m 幅 の微細なベース電極をレッジ構造に対して自己整合 的に形成している点である。これにより、ベース・ コレクタメサ幅を1.2 μ m から 1.0 μ m へ縮小し、従来 構造に対し、30%のコレクタ容量低減に成功した。

【試作結果】図2にI-V特性を示す。良好なターンオ ン特性を示し、 $15mA/\mu m^2$ 以上のコレクタ電流密度(J_c) 動作が確認された。また、 $J_c=3mA/\mu m^2$ 以上で 50以上 の電流利得が得られており、InP レッジ構造によりベ ース層表面再結合電流が抑制されていることを示唆 している。図3に電流利得および単一方向電力利得の 周波数依存性を示す。 $J_c=16mA/\mu m^2$ において、 $f_i=505GHz$ の優れた高周波特性を達成した。ベース電 極の微細化によるコレクタ容量低減がこの f_i の向上に 寄与していると考えられる。以上の結果より、本 SiN/SiO₂サイドウォールプロセスは、高電流利得と高 周波動作に優れた微細エミッタ InP/InGaAs HBT 作製



に非常に有用であると言える。[1] N. Kashio et al, Jpn. J. Appl. Phys., vol. 49, pp. 04DF02-1-5, 2010.