Si/CaF₂/CdF₂ 共鳴トンネル 量子井戸構造のパルス応答特性 Pulsed operation of resistance switching memory of Si/CaF₂/CdF₂ resonant-tunneling quantum-well structures 東工大院総理工[○]傳田純也、須田慶太、桑田友哉、渡辺正裕

Tokyo Institute of Technology [°]J. Denda, K. Suda, Y. Kuwata and M. Watanabe

E-mail: denda.j.aa@m.titech.ac.jp

【はじめに】CdF₂/CaF₂へテロ構造は界面における伝 導帯バンド不連続が 2.9eV と大きく、シリコン基板上に エピタキシャル成長可能なため、室温においても ON/OFF 比の大きな共鳴トンネル系集積デバイスの構 成材料として有望である[1,2]。これまでに我々は、 CaF₂/CdF₂/CaF₂二重障壁共鳴トンネル構造の両側に Si 層を配した構造を用いて、CdF₂量子井戸への電荷 注入と Si 障壁層による電荷保持を基本原理とする抵 抗スイッチングメモリ素子を提案してきた。本素子は、 CdF₂量子井戸をフローティングゲートとして用いたコン ダクタンス制御型の抵抗変化二端子素子として動作し、 クロスポイント型の集積構造により究極的な微細化(~ 4F²)と高速動作を両立する可能性を有する。

前回までに、基本的なメモリサイクル動作の実証と、 素子の低電圧動作化(<1V)、及び保持特性について 報告した[3,4]。今回、抵抗スイッチング素子のパルス 応答特性評価を行なったので報告する。

【実験方法】p-Si(111) 0.1° off 基板($\rho < 4 \text{ m}\Omega \cdot \text{cm})$ を SC-1, SC-2 洗浄後、厚さ 80nm の熱酸化膜を形成し、 ウェットエッチングにより 2.3 μ m ϕ の窓を形成した後、 保護酸化膜を形成、分子線エピタキシー(MBE)装置 内に搬入する。超高真空中において、表面の保護酸 化 膜 を 除 去 後 、引 き 続 き 、 CaF₂(0.93nm)/CdF₂(2.48nm)/ CaF₂(0.93nm)/n-Si(1nm) の各層を結晶成長した。Al/Au 電極をリフトオフにより 形成し素子完成となる。

【結果と考察】 作製した素子の室温における I-V 特性をFig.1に示す。印加電圧は、下部電極側の電位 を正にとっている。低抵抗状態(L.R.S)にある素子を電 圧印加により高抵抗状態(H.R.S)に変化させた後、負 方向に電圧を掃引し低抵抗状態に戻す。このサイクル 動作を2回繰り返した際のI-V特性をFig.1(a)に示す。 ピーク電圧(V_{peak})は 0.82V、ON /OFF 比 (@V_{peak}) は2前後であった。続いて素子に対して、半導体パ ラメータアナライザ(Agilent B1500A)を用いて、パルス を生成し、素子に印加した。印加したパルスは幅 2ms, set 電圧が 1.5V、reset 電圧が -1.5V とし、set/reset パ ルス間に抵抗状態を読み取るread 電圧として、0.4Vを 印加した。その結果を Fig.1(b)に示す。 測定の際に read パルスを入れることによる抵抗変化は生じていな いことが確認できる。また、1.5V 以下での低電圧 set/reset メモリサイクル動作がパルス対地上がり 時間の0.5msec以下で行われることが確認された。 読み出しパルスを含めた一連のメモリサイクルを 4500 回繰り返した際の読み出し電流(低抵抗状態 における電流を L_{R.S.} 高抵抗時の電流を *I*_{H.R.S.})を

Fig.2 にプロットした。全測定サイクルを通して、 *I*L.R.S.と *I*H.R.S.はそれぞれの分布幅に比べて十分な 分離が得られていることが確認された。

【参考文献】[1] T. Kanazawa, et al., Appl. Phys. Lett., 90 [9], 092101-1, 2007. [2] 和田他, 2008 年度春季第55 回応用物理学会 30p-E-2 [3] 瓜生他, 2011 年度秋季第72 回応用物理学会 [4] J.Denda, et al., Jpn. J. Appl. Phys. 52 (2013) 04 CJ07







