

20p-B4-2

Si ナノワイヤ中の Ni シリサイド成長速度 (1) 熱履歴依存性

Ni silicidation rate in Si nanowires (1) Impact of the thermal history

早大理工¹, 産総研² ○山下 広樹¹, 鹿浜 康寛¹, 小杉山 洋希¹, 橋本 修一郎¹,武井 康平¹, 孫 静¹, 松川 貴², 昌原 明植², 渡邊 孝信¹Waseda Univ.¹, AIST² ○H. Yamashita¹, Y. Shikahama¹, H. Kosugiyama¹, S. Hashimoto¹,K. Takei¹, S. Jing¹, T. Matsukawa², M. Masahara² and T. Watanabe¹

E-mail: yamashita@watanabe.nano.waseda.ac.jp

【はじめに】SiCMOS デバイスのさらなる性能向上を目指し、デバイス構造や材料を改変する研究が盛んに行われている。特に、ナノワイヤ型など高い比表面積を有する立体チャンネル構造採用や、ソース・ドレイン領域の金属化により、短チャンネル効果や寄生抵抗の抑制、電流駆動能力の向上を目指す取り組みが盛んになっている。そのため、Si ナノワイヤのシリサイド化プロセスに対する関心が高まっており、関連する実験結果も数多く報告されている^{[1][2]}。しかし、Si ナノワイヤ形成時の熱履歴や不純物導入手順などの影響の検討は十分なされていない。本研究では、不純物導入および活性化熱処理のタイミングをナノワイヤ形成の前、もしくは後にした場合で、Si ナノワイヤ中の Ni シリサイド形成速度にどのような違いが生じるか調査した。

【実験方法】図1に、本研究で作製した Si ナノワイヤ構造の模式図と作製プロセスを示す。面方位(100)の SOI 基板を用いて、2通りの方法で P イオンを注入したナノワイヤを形成した。1つは SOI 層全体に P イオンを注入してから ICP-RIE でナノワイヤを形成するプロセス、もう1つはナノワイヤを形成した後に P イオンを注入するプロセスである。形成後、ナノワイヤを覆う酸化膜の一部を除去して膜厚 20nm の Ni を堆積し、120 秒間加熱処理を行うことで Ni シリサイドを形成した。ワイヤの方向は<110>、高さは 40nm とし、幅は 100nm, 200nm, 500nm の3通りを用意した。これらの試料を SEM で観察し、Ni のワイヤ方向への侵入長を測定した。

【結果】図2は、一部がシリサイド化された Si ナノワイヤの SEM 像を示す。Ni が侵入した領域と元の Si の領域とが明瞭なコントラストで区別できる。図3は、Ni の侵入長とワイヤ幅の逆数の関係を示す。2つのナノワイヤ形成プロセスで Ni の侵入長に明らかな差が見られ、イオン注入を行った後にエッチングをした試料の方が Ni の侵入速度が大きいことが判明した。この結果は、両プロセスの熱履歴の違いにより、不純物分布もしくはナノワイヤ中の歪に差が生じたためと考えられる。先にイオン注入を行うプロセスでは、不純物導入後にナノワイヤ表面の熱酸化が行われるため、不純物が界面により多く偏析していると考えられる^[3]。その結果 Ni 侵入の妨げとなる不純物が少なくなり、侵入速度が増加した可能性が考えられる。あるいは、ナノワイヤ中の残留応力に違いが生じ、これが Ni の侵入速度に影響している可能性も考えられる。いずれにせよ今回の実験結果から、Si ナノワイヤ中の Ni シリサイド形成を精密に制御するためには、シリサイド化プロセスの熱処理条件だけでなく、それ以前のワイヤ形成時の熱履歴も考慮する必要があることが判明した。

【謝辞】本研究は科学研究費補助金・基盤研究 (B) の支援を受けて行われた。

[1] Y.E.Yaish et al., J.Appl.Phys 109, 094303 (2011). [2] H. Kamimura et al., ECST 18(1), 71-75 (2009).

[3] N. Fukata et al., Nano Lett. 11, 651-656 (2011).




図 1. 試料の作製方法と模式図




図 2. ワイヤの SEM 像




図 3. ワイヤ幅とシリサイド長の関係