

Si ナノワイヤ中の Ni シリサイド成長速度 (2) 不純物濃度依存性

Ni silicidation rate in Si nanowires (2) Ion dose dependency

早大理工¹ 産総研² ○小杉山 洋希¹, 鹿浜 康寛¹, 山下 広樹¹, 橋本 修一郎¹,
武井 康平¹, 孫 静¹, 松川 貴², 昌原 明植², 渡邊 孝信¹Waseda Univ.¹, AIST² ○H. Kosugiyama¹, Y. Shikahama¹, H. Yamashita¹, S. Hashimoto¹,K. Takei¹, S. Jing¹, T. Matsukawa², M. Masahara², and T. Watanabe¹

E-mail: kosugiyama@watanabe.nano.waseda.ac.jp

【はじめに】SiCMOS の微細化による特性の劣化とばらつきを増大を抑制するデバイス構造として、シリサイド化したソース/ドレイン領域と Si ナノワイヤチャネルを有する FET が提案されている [1]。この FET を高い精度で作製するために重要となるのが、ナノワイヤのシリサイド化プロセスの制御であり、これまでに様々な側面から検討が行われている [2-5]。しかし、トップダウンプロセスで作製した Si ナノワイヤ中のシリサイド化プロセスは、十分明らかにされているとは言い難い。当グループの前の講演(1)では、ナノワイヤ形成プロセスの熱履歴の違いで Ni の侵入速度に顕著な差を生じることを報告し、不純物濃度分布や残留応力の違いが影響している可能性を指摘した。本講演では、不純物濃度分布の違いに焦点を当てて、Ni シリサイドの成長速度への影響を調査した結果を報告する。

【実験方法】面方位(001)の SOI 基板上に、EB リソグラフィと ICPRIE で、チャネル方向<110>の Si ナノワイヤを作製した。作製したワイヤの幅は $W=100, 200, 500$ [nm] の 3 種類である。ワイヤ周囲は酸化膜で覆っている。ワイヤ加工を施した後、P イオンを濃度 $N_D=10^{16}, 10^{20}$ [cm⁻³] となるようにワイヤに注入した。比較対象としてイオン注入を行わないワイヤも用意した。その後、BHF を用いてワイヤの端部を露出させて基板全体に Ni を堆積し、真空を保ったままアニールを行った。以上の手順で作製した試料を SEM で観察し、Ni シリサイドの侵入長 λ を測定した。

【結果】図 1 に作製したワイヤの SEM 像を示す。図 2 は、測定されたシリサイドの侵入長 λ とワイヤ幅 W の逆数の関係を示す。不純物濃度 $N_D=10^{20}$ [cm⁻³] については、侵入長がワイヤ幅の逆数におおよそ比例する関係が得られた。他の不純物濃度との比較の結果、不純物濃度と Ni 侵入長との間に有意な関係は確認できなかった。バルク半導体では不純物濃度が高くなるほどシリサイドの侵入が抑制されることが知られているが [5]、今回の実験でその効果が確認できなかった理由として、注入した不純物原子のほとんどが界面に偏析しワイヤ内部の不純物濃度の差が生じなかった可能性、もしくは、ワイヤにおける Ni 侵入速度の支配要因が別にある、相対的に不純物濃度の影響が小さく差が確認できなかった可能性が考えられる。前の講演(1)で報告した Ni 侵入速度の差は、ワイヤ作製時の熱履歴の違いによって生じた残留応力の違いが関係していると考えられる。

【謝辞】本研究は科学研究費補助金・基盤研究 B の支援を受けて行われた。

[1]Wei Tang et al., Nano Lett. 12, 3979–3985 (2012). [2]H.Arai et al., ECS Transactions, 25 (7) 447-454 (2009) [3]M.Beregovsky et al., Solid-State Electronics 80, 110–117 (2013). [4] N.S.Dellas et al., J. Appl. Phys. 105, 094309 (2009). [5] P. Révész et al, J. Appl. Phys. 54 (4), April 1983




図 1. ナノワイヤの SEM 像




図 2. ワイヤ幅の逆数と侵入長の関係