

結晶シリコン太陽電池の PID における反射防止膜の影響

Relationship between Potential Induced Degradation and Anti-Reflection Coating

for Crystalline Silicon Solar Cells

株式会社島津製作所¹, 長州産業株式会社², 産業技術総合研究所³,○三科 健¹, 大岸 厚文¹, 今井 大輔¹, 猿渡 哲也¹, 上野 清志², 土井 卓也³, 増田 淳³Shimadzu Corporation¹, Choshu Industry Co., Ltd.², AIST³, ○Ken Mishina¹,Atsufumi Ogishi¹, Daisuke Imai¹, Tetsuya Saruwatari¹, Kiyoshi Ueno², Takuya Doi³, Atsushi Masuda³

E-mail: ken_m@shimadzu.co.jp

【はじめに】メガソーラー発電所における高電圧環境下で引き起こされる太陽電池の劣化である PID (Potential Induced Degradation) が問題となっており^[1]、原因解明とセル・モジュール製造工程における対策が求められている。PID 現象には複合的な要因が潜んでおり、メカニズムにはまだ不明確な点が多いが、セル製造工程の反射防止膜 (Anti-Reflection Coating: ARC) によって PID の劣化が変動することが報告されている^[2]。本研究では、ホローカソードを用いたプラズマ CVD にて ARC を形成したセル・モジュールの PID 評価を行った。

【実験装置および方法】ARC を島津製作所製のホローカソードを用いたプラズマ CVD にて成膜した単結晶および多結晶太陽電池セルを製作した。ARC の屈折率は単結晶太陽電池セルにおいて $n=2.12$ 、多結晶セルにおいて $n=2.10$ とした。4 セルモジュールを製作し、モジュール材料は敢えて PID による出力低下が発生しやすいように、封止剤、カバーガラスにはそれぞれ EVA、白板ガラスを用いた。PID 試験環境は「高信頼性太陽電池モジュール開発・評価コンソーシアム」で開発した環境を採用した。具体的には、25℃、モジュール表面ガラスを水に浸した状態 (発電回路に水が漏れることのないように防水パテを使用)、フレームに対して発電回路に -1000V の環境下に 168 時間曝露し、曝露前後のモジュール IV 特性および EL 測定を実施した。

【実験結果】単結晶、多結晶太陽電池モジュール共に PID による IV 出力低下は 1%以下となり、EL 画像についても局所的な劣化が見られなかった。一方で、従来プロセスを用いた CVD にて ARC を成膜した多結晶太陽電池モジュールを同じ PID 試験環境下に 208 時間曝露した場合は、36%の IV 出力低下が発生し、1 枚のセルでは EL 発光が完全に消失した。これらの結果から、本実験で用いた方法で ARC を成膜した場合に PID に対する一定の耐性を有すると考えられる。

【謝辞】本研究は、第 II 期高信頼性太陽電池モジュール開発・評価コンソーシアムの一環として実施された。PID 試験の準備を進めるに際して、株式会社ケミトックスの坂本清彦様、菊水電子工業株式会社の奥川敦雄様、奥脇経三様、矢島芳昭様に貴重な御助言を頂いたことを感謝する。

【参考文献】[1] S. Pingel *et al.*, 35th IEEE PVSC, pp. 2817-2822 (2010). [2] S. Koch *et al.*, 27th EU-PVSEC, pp.1985-1990 (2012).




Fig. 1. Electroluminescence images after PID test. (a) Mono-crystalline, (b) multi-crystalline Si modules with hollow cathode PE-CVD and (c) conventional multi-crystalline Si module.