29a-G11-6

歪 GaAs スペーサ層を有する MOCVD 成長 GaAsSb ベース HBT の電気特性

Characterization of MOCVD-grown InP/GaAsSb/InP DHBTs with a thin GaAs spacer

日本電信電話株式会社 NTT フォトニクス研究所

^o星 拓也,柏尾 典秀,杉山 弘樹,横山 春喜,栗島 賢二,井田 実,松崎 秀昭 NTT Photonics Laboratories, NTT Corporation

[°]T. Hoshi, N. Kashio, H. Sugiyama, H. Yokoyama, K. Kurishima, M. Ida, and H. Matsuzaki E-mail: hoshi.takuya@lab.ntt.co.jp

【はじめに】THz 領域での応用が期待される広帯域 InP/GaAsSb/InP HBT は、高電流利得化するために InP エミッタ/GaAsSb ベース界面の高品質化が必須である。InP 層成長前に、As 雰囲気下に GaAsSb を暴露し表面の過剰 Sb を除去する手法が報告されているが、暴露時間の最適化が必要で ある。我々はこれまでに、より簡便な界面形成方法として、GaAs スペーサ層を InP エミッタ/GaAsSb ベース界面に挿入する HBT 構造を提案し、界面急峻性の向上を報告した^[1]。今回は、実際に HBT を作製し、GaAs スペーサ層が HBT の電気特性に及ぼす影響について評価した結果を示す。

【実験】半絶縁 InP 基板上に、InP コレクタ層、GaAsSb ベース層($p = 4 \times 10^{19}$ cm⁻³)、0~5 nm の GaAs スペーサ層、および InP エミッタ層からなる HBT を MOCVD により成長した。外部ベース 層を暴露した状態で TLM パターンを作製し、ベースシート抵抗値(R_B)を評価したところ、GaAs スペーサ層が無い試料では 2040 Ω /sq.であったが、GaAs スペーサ層厚の増大に伴い R_B は減少し、 5 nm の試料では 1250 Ω /sq.と、設計値とほぼ同程度であった。静的電気特性評価のために、コン タクトリソグラフィとウェットプロセスによりエミッタサイズ 25~100 µm 四方の大面積 HBT を 作製した。また薄層 InP レッジ^[2]を有するエミッタ幅 0.25~0.5 µm の微細 HBT を作製した。

【結果および考察】図1に大面積 HBT のガンメルプロ ットを示す。GaAs スペーサ層2 nm 以下の時、 I_B の理 想係数は1.1 程度であった。しかし、5 nm まで増大さ せると、歪緩和等の影響により再結合電流が増大し、 理想係数は1.3~1.5 まで増大した。 $J_C = 6 \mu A/\mu m^2$ のと きの電流利得(I_C/I_B)の GaAs スペーサ層厚さ依存性を図 2 に示す。0 nm から2 nm と増大させたとき、界面品質 の向上により、低電流密度での電流利得が25 から30 へと増大した。3 nm 以上では電流利得は著しく減少し た。以上から2 nm が最適な厚さと判断し、微細 HBT を作製した。エミッタサイズ 0.5×4 μm^2 の HBT におい て、 $J_C = 5 m A/\mu m^2$ のとき電流利得90 以上を得た(R_B :~ 1300 Ω /sq.)。当日は高周波特性についても議論する。 [1] 星 他, 2012 春応物, 17p-DP3-9.

[2] Kashio et al., IEEE TED 57, 373 (2010).



図1 大面積 HBT のガンメルプロット



図2 電流利得のスペーサ層厚依存性