18p-A16-3

ドレイン電極に関連した MOSFET の微細化限界について

A scaling limit of MOSFETs associated with drain electrode

東工大，フロンテイア研究機構　○名取 研二

Tokyo Inst. Tech., Frontier Research Center

E-mail: natori.k.aa@m.titech.ac.jp



［はじめに］ MOSFET の微細化限界は既に各種議論されて久しいが、ドレイン電極の微細化に伴い発生し得る新しい問題を提示する。極微細な素子が対象なので、簡単のためチャネル部分のキャリヤ輸送はバリステイックと想定する。ドレイン電極がいわゆる理想電極であり、チャネルからのキャリヤを全て吸収して反射しないならば、ソースからの電流が全てドレインに流れて素子はバリステイックとなる。現実の場合は一部がチャネルに向かって跳ね出され、ソースに戻されて電流の減少をもたらすと考えられる。

[ドレインからの反射]　チャネルからドレイン電極に注入されたキャリヤは、弾性散乱による運動のランダム化、および非弾性散乱によるエネルギー緩和を受ける。ドレイン電極後壁にあるポテンシャル・バリヤに突き当たれば鏡面反射される。多重の散乱を受けても、最終的にエネルギー緩和がないまま後方に散乱されたキャリヤは、チャネルに再注入されてソース電極に向かい素子のドレイン電流の減少に繋がる。光学フォノン散乱などで大きくエネルギー緩和したキャリヤは、ソースに向かって後方散乱されてもポテンシャルの高いソース電極には達することができず、ドレイン電極内に吸収されてドレイン電流となる。このような機構に基づいて簡単な解析を行うため、1 次元のボルツマン方程式[1]からフラックス方程式[2]を導いて、その微分方程式を解く。解よりドレイン部分の透過係数を求めて MOSFET のバリスティッシティ B を算出すると

$$B=\frac{\left[1-\left(\sqrt{1+t_e/t_i}-\sqrt{t_e/t_i}\right)^2\right]\left[1-\exp\left(-2L_d/l_0\right)\right]}{1+\left(\sqrt{1+t_e/t_i}-\sqrt{t_e/t_i}\right)^2\exp\left(-2L_d/l_0\right)}, \qquad (1)$$

と得られる。t_e/t_i は弾性散乱と非弾性散乱（エネルギー緩和）の時定数の比、l_0 は両散乱を考慮したドレイン内の平均自由行程の大きさ、L_d はドレイン長さ（奥行き）である。B のこれらのパラメタへの依存性を図示すると上図のようになる。ドレイン内の散乱によってキャリヤがソース側に跳ね返されることによる電流の減少を防ぐためには、ドレイン電極のサイズが平均自由行程よりも大きく、また充分に短い時間内にエネルギー緩和が起こることが要求される。

[参考文献]（１）K. Natori, IEEE Trans. Electron Devices, vol. 59, pp. 79, (2012).

（２）K. Natori, Jpn. J. Appl. Phys., vol. 48, pp.034504, (2009).

© 2014 年　応用物理学会