

HfO₂ 成膜前アニールにより形成した GaO_x パッシベーション層形成による Sub-1.0 nm EOT HfO₂/In_{0.53}Ga_{0.47}As nMISFET の電子移動度向上

Electron mobility improvement due to GaO_x passivation layer formed by pre-deposition anneal in HfO₂/In_{0.53}Ga_{0.47}As nMISFET with sub-1.0 nm EOT

産業技術総合研究所 連携研究体グリーン・ナノエレクトロニクスセンター(GNC)

○小田 穰[†], 入沢 寿史[†], W. Jevasuwan^{††}, 前田 辰郎, 上牟田 雄一[†], 手塚 勉[†]

(現所属: †(株)東芝 研究開発センター, ††(独)物質・材料研究機構)

Collaborative Research Team Green Nano-electronics center (GNC)

○M. Oda[†], T. Irisawa[†], W. Jevasuwan^{††}, T. Maeda, Y. Kamimuta[†], and T. Tezuka[†]

E-mail: minoru2.oda@toshiba.co.jp

[序論] 近年、高い電子移動度を持つ InGaAs 等の III-V 材料は Si に替わる nMISFET チャンネル材料として注目を集めている。HfO₂/InGaAs nMISFETs は EOT スケーリングに適した構造であるものの、Al₂O₃ (k~9)を用いた InGaAs nMISFET に比べ、伝導帯内の界面準位や、表面ラフネスの影響により反転電子移動度が低くなると報告されている [1, 2]。低電圧動作 CMOS 実現の上で、低 EOT かつ高移動度の両立が求められるが、HfO₂/InGaAs で低 EOT と高移動度を両立させたという報告は今のところない。本研究では、ALD-HfO₂ 成膜前アニールという簡便な手法によって、HfO₂/InGaAs MIS 界面特性を向上させ、移動度を増大させることが可能であることを報告する。

[実験] デバイスは以下のように作製された。Zn が $N_a = 3 \times 10^{16} \text{ cm}^{-3}$ の濃度にドーパされた p-In_{0.53}Ga_{0.47}As/InP 基板を (NH₄)₂S 溶液処理し、ALD チャンバーに導入した。一方の試料は ALD チャンバー導入後に 300°C、Ar 雰囲気(5 torr)で 30 分間のアニールを行い、200 °Cまで温度を下げて 50 cycle の HfO₂ を堆積した。他方、参照用試料は ALD チャンバー導入直後に 200 °Cで 50 cycle の HfO₂ を堆積した。ゲート絶縁膜堆積後、ゲート電極 TaN 20 nm を成膜し、リソグラフィと RIE によってゲート加工を行った。次にセルフアラインプロセスで S/D 領域に Ni-InGaAs 合金層を、N₂ 雰囲気、350 °C、5 分間アニールによって形成した。S/D 領域と裏面のコンタクト抵抗低減のため、Al が堆積された。デバイスの構造評価は断面 TEM、XPS により行い、電気特性評価は C_{gc}-V_g、J_g-V_g、I_d-V_d 特性の評価を行った。また同一ゲートスタックの MISCAP 構造を作製し、コンダクタンス法により D_{it} を評価した。

[結果] 図 1 に、XPS にて測定された ALD-HfO₂ 成膜前アニール有無による界面状態の差異を示す。アニールを行うことで GaO_x ピーク付近のスペクトル強度が増大しており、ピークフィットの結果からアニール後の GaO_x の膜厚はおよそ 0.2 nm という非常に薄い GaO_x が形成されていることが分かった。図 2 にアニールを行ったデバイスの C_{gc}-V_g を示す。フラットバンド付近の周波数分散が小さいことがわかるが、コンダクタンス法によるミッドギャップ近傍の D_{it} はアニール有無で殆ど変化がなかったことから、この周波数分散は HfO₂ 膜中の border traps が減少したことによると考えられる [3]。また図 2 より見積もられた EOT は 0.64 nm であり、アニールによる EOT の増加は確認されなかった。図 3 に成膜前アニール有無の HfO₂/InGaAs nMISFET における、移動度の表面電荷密度依存性を示す。全 N_s 領域にわたって移動度向上が確認され、特に N_s = 3 × 10¹² cm⁻² で移動度 1240 cm²/Vs を示し、HfO₂ 成膜前アニールによって、およそ 90% の移動度向上が確認された。図 4 に N_s = 3 × 10¹² cm⁻² における移動度と、EOT に関するベンチマークを示す。アニールを行わない場合、EOT < 1.0 nm では過去の文献値より低い移動度を示すが、アニールを行ったものは EOT < 1.0 nm において最高移動度を示すことが分かった。以上のことから、ALD-HfO₂ 成膜前アニールを用いた HfO₂/InGaAs nMISFET は、低 EOT と高移動度を達成するうえで有望な構造であることが分かった。

[謝辞] 本研究を行うにあたり、住友化学の長田氏、石原氏、市川氏には InGaAs エピタキシャル成長、産業技術総合研究所のテクニカルスタッフの方々にはデバイスプロセスに関し、それぞれご協力いただいた。ここに感謝の意を述べたい。本研究は、政府の最先端研究開発支援プログラムにより、助成されたものである。

[参考文献] [1] N. Taoka et al., IEDM, 610 (2011) [2] M. Oda et al., SSDM, 797 (2012) [3] E. J. Kim et al., Appl. Phys. Lett. **96**, 012906 (2010) [4] H. Zhao et al., J. vac. Sci. Technol. B, 27(4), 2024 (2009) [5] Y. -T. Cheng et al., IEEE Trans. Electron Device Lett., **32**, 1531 (2011) [6] J. Lin et al., IEDM, 401, (2008)




図 1 HfO₂/InGaAs における、成膜前アニール有、およびアニール無しの時の Ga2p3(右)の XPS スペクトル。




図 2 アニールを行った HfO₂/InGaAs における、1kHz~100kHz にて測定した C_{gc}-V_g。




図 3 HfO₂/InGaAs nMISFET における、成膜前アニール有無の移動度の表面電荷密度依存性。白点がアニールなし、黒点がアニールありの移動度を示す。




図 4 HfO₂/InGaAs nMISFET における N_s = 3 × 10¹² cm⁻² 移動度-EOT のベンチマーク。黒点が本研究の結果、白点は参考文献値を示す。