## 19p-A17-1

## HfO2 成膜前アニールにより形成した GaOx パッシベーション層形成による Sub-1.0 nm EOT HfO<sub>2</sub>/In<sub>0.53</sub>Ga<sub>0.47</sub>As nMISFET の電子移動度向上 Electron mobility improvement due to GaO<sub>x</sub> passivation layer formed by pre-deposition anneal in HfO<sub>2</sub>/In<sub>0.53</sub>Ga<sub>0.47</sub>As nMISFET with sub-1.0 nm EOT 産業技術総合研究所 連携研究体グリーン・ナノエレクトロニクスセンター(GNC) <sup>°</sup>小田 穰<sup>†</sup>,入沢 寿史<sup>†</sup>,W.Jevasuwan<sup>††</sup>,前田 辰郎,上牟田 雄一<sup>†</sup>,手塚 勉<sup>†</sup> (現所属: +(株)東芝 研究開発センター、 + +(独)物質・材料研究機構) Collaborative Research Team Green Nano-electronics center (GNC) °M. Oda<sup>†</sup>, T. Irisawa<sup>†</sup>, W. Jevasuwan<sup>††</sup>, T. Maeda, Y. Kamimuta<sup>†</sup>, and T. Tezuka<sup>†</sup> E-mail: minoru2.oda@toshiba.co.jp

[序論] 近年、高い電子移動度を持つ InGaAs 等の III-V 材料は Si に替わる nMISFET チャネル材料とし て注目を集めている。HfO<sub>2</sub>/InGaAs nMISFETs は EOT スケーリングに適した構造であるものの、Al<sub>2</sub>O<sub>3</sub> (k ~9)を用いた InGaAs nMISFET に比べ、伝導帯内の界面準位や、表面ラフネスの影響により反転電子移 動度が低くなると報告されている[1,2]。低電圧動作 CMOS 実現の上で、低 EOT かつ高移動度の両立 が求められるが、HfO<sub>2</sub>/InGaAs で低 EOT と高移動度を両立させたという報告は今のところない。本研 究では、ALD-HfO,成膜前アニールという簡便な手法によって、HfO<sub>2</sub>/InGaAs MIS 界面特性を向上させ、 移動度を増大させることが可能であることを報告する。

[実験] デバイスは以下のように作製された。Zn が  $N_a = 3 \times 10^{16} \text{ cm}^3$ の濃度にドープされた p-In<sub>0.53</sub>Ga<sub>0.47</sub>As/InP 基板を(NH<sub>4</sub>)<sub>2</sub>S 溶液処理し、ALD チャンバーに導入した。一方の試料は ALD チャン バー導入後に 300℃、Ar 雰囲気(5 torr)で 30 分間のアニールを行い、200 ℃まで温度を下げて 50 cycle の HfO<sub>2</sub>を堆積した。他方、参照用試料は ALD チャンバー導入直後に 200 ℃で 50 cycle の HfO<sub>2</sub>を堆積 した。ゲート絶縁膜堆積後、ゲート電極 TaN 20 nm を成膜し、リソグラフィと RIE によってゲート加 工を行った。次にセルフアラインプロセスで S/D 領域に Ni-InGaAs 合金層を、N2雰囲気、350 ℃、5 分間アニールによって形成した。S/D 領域と裏面のコンタクト抵抗低減のため、Al が堆積された。デ バイスの構造評価は断面 TEM、XPS により行い、電気特性評価は Cgc-Vg、Jg-Vg、Id-Vd 特性の評価を行 った。また同一ゲートスタックの MISCAP 構造を作製し、コンダクタンス法により D<sub>ii</sub>を評価した。 [結果] 図1に、XPS にて測定された ALD-HfO2 成膜前アニール有無による界面状態の差異を示す。ア ニールを行うことで GaOx ピーク付近のスペクトル強度が増大しており、ピークフィットの結果からア ニール後の GaO<sub>x</sub>の膜厚はおよそ 0.2 nm という非常に薄い GaO<sub>x</sub>が形成されていることが分かった。図 2にアニールを行ったデバイスの Cgc-Vgを示す。フラットバンド付近の周波数分散が小さいことがわか るが、コンダクタンス法によるミッドギャップ近傍の D<sub>it</sub>はアニール有無で殆ど変化がなかったことか ら、この周波数分散は HfO<sub>2</sub> 膜中の border traps が減少したことによると考えられる[3]。また図 2 より 見積もられた EOT は 0.64 nm であり、アニールによる EOT の増加は確認されなかった。図3に成膜前 アニール有無の HfO<sub>2</sub>/InGaAs nMISFET における、移動度の表面電荷密度依存性を示す。全 N<sub>s</sub>領域にわ たって移動度向上が確認され、特に  $N_s = 3 \times 10^{12} \text{ cm}^2$ で移動度 1240 cm<sup>2</sup>/Vs を示し、HfO<sub>2</sub> 成膜前アニールによって、およそ 90%の移動度向上が確認された。図 4 に  $N_s = 3 \times 10^{12} \text{ cm}^2$ における移動度と、EOT に関するベンチマークを示す。アニールを行わない場合、EOT < 1.0 nm では過去の文献値より低い移 動度を示すが、アニールを行ったものは EOT < 1.0 nm において最高移動度を示すことが分かった。以 上のことから、ALD-HfO2成膜前アニールを用いた HfO2/InGaAs nMISFET は、低 EOT と高移動度を達 成するうえで有望な構造であることが分かった。

[謝辞] 本研究を行うにあたり、住友化学の長田氏、石原氏、市川氏には InGaAs エピタキシャル成長、 産業技術総合研究所のテクニカルスタッフの方々にはデバイスプロセスに関し、それぞれご協力いた だいた。ここに感謝の意を述べたい。本研究は、政府の最先端研究開発支援プログラムにより、助成 されたものである。

[参考文献] [1] N. Taoka et al., IEDM, 610 (2011) [2] M. Oda et al., SSDM, 797 (2012) [3] E. J. Kim et al., Appl. Phys. Lett. 96, 012906 (2010) [4] H. Zhao et al., J. vac. Sci. Tehnol. B, 27(4), 2024 (2009) [5] Y. -T. Cheng et al., IEEE Trans. Electron Device Lett., 32, 1531 (2011) [6] J. Lin et al., IEDM, 401, (2008)



図1HfO<sub>2</sub>/InGaAs における、成 膜前アニール有、およびアニ -ル無しの時の Ga2p3(右)の XPS スペクトル。



4x10

図2 アニールを行った HfO<sub>2</sub>/InGaAs における、 1kHz~100kHz にて測定 したCgc-Vgo





ニールなし、黒点がアニールあり 果、白点は参考文献値を示す。 の移動度を示す。

図3HfO2/InGaAs nMISFET におけ 図4HfO2/InGaAs nMISFET におけ る、成膜前アニール有無の移動度 るN<sub>s</sub>=3×10<sup>12</sup> cm<sup>-2</sup>移動度-EOTの の表面電荷密度依存性。白点がア ベンチマーク。黒点が本研究の結