三端子容量一電圧測定による

ペンタセン電界効果トランジスタの劣化過程の観測Ⅱ

Degradation process of pentacene field-effect transistors observed by the three-terminal capacitance-voltage measurement II

千葉大院融合¹, 千葉大先進² ^O山本 紘平¹, 田中 有弥¹, 野口 裕^{1,2}, 石井 久夫^{1,2} Chiba Univ., [°]Kohei Yamamoto, Yuya Tanaka, Yutaka Noguchi, Hisao Ishii

E-mail: kouhei_6.22@chiba-u.jp

【序論】有機電界効果トランジスタ(OFETs)の動作機構を正しく理解するためには,素子動作状態に おけるキャリアの注入や蓄積過程を調べることが重要である.素子の容量(C)はこのようなプロセス 評価のためのよい指標であることから,我々はFigure 1に示すように,従来のC-V測定系(変位電流 測定;DCM^[1],インピーダンス分光)にドレイン電圧(V_{DS})供給回路を組み込んで,素子動作状態に おける容量を測定する手法(三端子 C-V測定)を提案している^[2].この手法を用いると,従来法では 評価できなかったチャネル部へのキャリア注入過程を調べることができる.前回の講演では,三端子 DCMを用いて,バッファ層(C44H₉₀;TTC)を挿入したFETの劣化がソース電極直下からチャネル部 へと段階的に起こることを報告した^[3].今回はTTC層を挿入していないFETの劣化過程を観測し,比 較することでキャリアの蓄積状態とバイアスストレスによる劣化過程の相関を調べた.

【実験】ペンタセン(Pn)を用いた FET を二種類作製し(詳細は Fig.2(a), (b)の挿入図参照),一定電 圧(ゲート電圧 V_{GS} = −40 V, V_{DS} ≈ −18 V)を印加して劣化させながら三端子 DCM を行った.

【結果】Figure 2(a), (b)に TTC 層を挿入した FET と挿入していない FET の三端子 DCM の結果を示す. Fig. 2(a), (b)の縦軸は変位電流 (I_{dis})を Sweep rate で規格化したもので,素子の実効的な容量を表す. Fig. 2(c)-(f)は各蓄積状態を表しており,そのときの C の値をそれぞれ C_{dep} (ホールが注入されていない時の C の値), C_{inj} (ソース電極下にホールが蓄積した時の C の値), C_{chn} (ホールがドレイン端まで到達した時の C の値), C_{acc} (ホールが有機/絶縁層界面全体に蓄積した時の C の値)とする. 三端子 C-V 測定では上記の各蓄積状態を識別することができる. TTC 層を挿入した FET をバイアスストレスにより劣化させていくと,ソース直下への蓄積が完了し C = C_{inj}となる電圧 V_{GS}(C = C_{inj})が負側にシフトしているのに対し,ドレイン直下への蓄積完了し C = C_{acc}となる電圧 V_{GS}(C = C_{acc})がほとんどシフトしていないことがわかる. これはソース・ドレイン電極間のキャリア分布が有機/絶縁層界面において V_{DS}による電位勾配に沿って制御されていることにより,キャリア密度の高いところから徐々にトラップが形成されることを示唆している. 一方,TTC 層を挿入していない FET を劣化させていくと, V_{GS}(C = C_{inj})と共に V_{GS}(C = C_{acc})も負側にシフトしていることがわかる. これはソース・ドレイン電極間のキャリア分布が V_{DS}による電位勾配に沿って制御しきれていないことにより,ドレイン電極下にも多くのトラップが生じたと考えられる. 講演では,二種類の FET のチャネル形成過程の相違も含めて,キャリアの蓄積状態と劣化過程の相関をより詳しく議論する予定である.

【謝辞】本研究は、科研費及び日本学術振興会の FIRST プログラムにより、助成を受けたものである. [1] S. Ogawa *et al.*, Jpn. J. Appl. Phys. **42**, 10B (2003). [2] Y. Tanaka *et al.*, Org. Electronics **14**, 2491 (2013). [3] 山本 他, 第 60 回応用物理学会春季学術講演会 27a-G15-2.





Fig.2 Three-terminal *C-V* curves, (a) Pn-FET with TTC (b) without TTC, (c)-(f) Schematic view of carrier distribution. The dotted line indicates the capacitor in each state.