

## GaAs MCE におけるステップ源である積層欠陥からの 2 次元核の生成

## Two-dimensional nucleation at stacking fault of step source in GaAs microchannel epitaxy

名城大理工, °富田将史, 高倉宏幸, 岩川宗樹, 水野陽介, 山田純平, 神林大介, 成塚重弥, 丸山隆浩

Meijo University, °M.Tomita, H.Takakura, M.Iwakawa, Y.Mizuno,

J.Yamada, D.Kambayashi, S.Naritsuka and T.Maruyama

**[はじめに]** マイクロチャンネルエピタキシー(MCE)は格子不整合の大きいヘテロエピタキシーにおける優れた転位低減化手法であり、例えば Si 基板上の無転位 GaAs 領域の成長に成功している[1]。降温速度を  $0.1^{\circ}\text{C}/\text{min}$  と遅くし、Fig.1 のようなマスクパターンを用いた MCE では横幅  $200\mu\text{m}$ 、厚さ  $6\mu\text{m}$ 、縦横比 33 と広く薄く理想的な GaAs 成長層を再現性良く得られる[2]。スパイラルステップのフィッティングにより成長中の過飽和度を求めたところ、 $5 \times 10^{-4}$  と非常に低い値が得られている[3]。しかし、このような低い過飽和度でも、積層欠陥 (SF) がステップ源となり永続的にステップを供給していることが観察されたので報告する。

**[実験]** Ga メルトを使用したスライドボード式 LPE により、(001)GaAs 基板上に GaAs の MCE をおこなった。幅  $15\mu\text{m}$ 、周期  $252\mu\text{m}$  のマイクロチャンネルを  $\langle 011 \rangle$  方向から  $15^{\circ}$  傾けて  $\text{SiO}_2$  マスク上に作製した。Fig.1 に示すように、基板の端の  $2\text{mm}$  は GaAs 基板が露出している領域を設けて、成長端でのエッジ効果を抑制した。飽和温度  $550^{\circ}\text{C}$ 、飽和時間 3 時間、初期過飽和度  $1^{\circ}\text{C}$ 、降温速度  $0.1^{\circ}\text{C}/\text{min}$  の条件で 20 時間 MCE をおこなった。

**[結果と考察]** Fig.2 に MCE 成長層表面の微分干渉顕微鏡写真を示す。 $\langle 01-1 \rangle$  方向に沿って SF が存在し、そのエッジから 2 次元核が発生して永続的なステップを供給している様子が観察された。円形の 2 次元核の形成には大きな過飽和度を必要とするが、SF 上では、Fig.3 に示す様な形状の 2 次元核が発生することが可能である[5]。この様な形状の 2 次元核は曲率が大きく、非常に低いステップ自由エネルギーを持つ。その結果、今回の実験のように低い過飽和度でも、2 次元核の発生が可能になったものと考えられる。




Fig.1 Mask pattern used in MCE




Fig.2 Nomarski image of surface of GaAs MCE layer




Fig.3 Bow-shaped 2D-nucleation at stacking fault

[1] Y. S. Chang, S. Naritsuka and T. Nishinaga, J. Cryst. Growth 174 (1997) 630.

[2] 富田他, Extended Abstracts of the 32th Electronic Materials Symposium, (2013) 115.

[3] 富田他, 第 43 回結晶成長国内会議予稿集 07PS19

[4] S. Naritsuka, Y. Zheng and T. Nishinaga, J. Cryst. Growth 198/199 (1999) 1082.

謝辞 本研究の一部は文科省科研費補助金 基盤研究(B) No.22360131,特別推進研究 No.25000011 の補助によっておこなわれた。