19p-PG2-7

極薄 AlO_x 層挿入による High-k/Ge 界面反応制御機構の解析

Investigation of Suppression Mechanism of High-k/Ge Interfacial Reaction

Using Ultrathin AlO_x Insertion

TRC¹, 阪大院工² ^O小川 慎吾^{1, 2}, 川崎 直彦¹, 木村 耕輔¹, 田中 亮平^{2,} 箕浦 佑也², 細井 卓治², 志村 考功², 渡部 平司²

Toray Research Center Inc.¹, Graduate School of Engineering, Osaka University²,

^oS. Ogawa^{1, 2}, N. Kawasaki¹, K. Kimura¹, R. Tanaka², Y. Minoura²,

T. Hosoi², T. Shimura², and H. Watanabe², E-mail: Shingo_Ogawa@trc.toray.co.jp

【はじめに】Si より高いキャリア移動度を有する Ge が MOSFET のチャネル材料として期待されている。高移動度 Ge-MOSFET の実現には、EOT 1 nm 以下の高品質な Metal/High-k/Ge ゲートスタック構造の形成技術が必要である。これまでに共著者らにより HfO₂/GeO_x/Ge スタック構造の形成に関して、プラズマ酸化による HfO₂ 膜および GeO_x界面層の形成が有効であること[1]、さらに HfO₂/GeO_x界面への 極薄 AlO_x層の挿入が HfO₂/GeO_x界面反応の抑制ならびに電気特性劣化の抑制に効果的であることが確認 されている [2]。本研究では High-k/Ge 界面反応メカニズムのさらなる理解のため、 Pt/HfO₂/AlO_x/GeO_x/Ge スタック構造を形成した試料の High-k/Ge 界面構造を高空間分解能 STEM-EELS により詳細に調べ、HfO₂/GeO_x界面への極薄 AlO_x層挿入の効果を調べたので報告する。

【実験】p型Ge(100)基板を洗浄し、超高真空中で550°C、 10 分間の表面清浄化アニールを施した。その後、一部の試 料に約0.3 nm のAlO_x 膜を室温で堆積し、室温で5 分間の ECR プラズマ酸化を施してAlO_x/GeO_x/Ge構造を形成した。 High-k膜として、電子ビーム蒸着によりHfO_x を1 nm 堆積し、 その後再び室温でECR プラズマ酸化を行い、ゲート電極と してPt を3 nm堆積した。以上のプロセスは全て真空中で連 続して実施した。比較として、1 nm の金属Hf 膜をGe 基板 上に直接堆積後、300°C でプラズマ酸化を施した Pt/HfO₂/GeO_x/Ge スタックも作製した。作製した試料のスタ ック構造および元素分布を球面収差補正(Cs-corrected) STEM-EELSにより評価した。

【結果】真空中で 500℃、10 分の熱処理を施した Pt/HfO₂/GeO_x/Ge 及びPt/HfO₂/AlO_x/GeO_x/Ge スタック構造 の断面 STEM 像及び EELS 元素分布を Fig. 1 に示す。極 薄 AlO_x層を挿入していない試料[Fig. 1(a)]では、HfO₂膜 と Ge 基板の界面層(I. L.) が厚く、また、EELS プロフ ァイルより、Ge が HfO₂膜中を拡散し Pt 電極と HfO₂膜 の界面に偏析していることがわかる。一方、極薄 AlO_x 層を挿入すると[Fig. 1(b)]、界面層の増膜と Ge の拡散は 抑制されており、HfO₂/Ge 界面反応が抑制されたことが わかる。【参考文献】[1] T. Hosoi *et al.*, Microelectronic Engineering 109, 137 (2013). [2] 田中 他, 第74 回応用物 理学会秋季学術講演会, 17p-B5-17 (2013).





Fig. 1 Cross-sectional STEM images and EELS depth profiles of (a) $Pt/HfO_2/GeO_x/Ge$ and (b) $Pt/HfO_2/AIO_x/GeO_x/Ge$ stacks annealed at 500°C.