

# Pentacene/ $V_2O_5$ 共蒸着層を有する電荷発生型 OFET の作製と評価 Fabrication and Evaluation of Charge-Generation Type Organic FET having Co-evaporation Layer of Pentacene and Vanadium Pentoxide

新潟大<sup>1</sup>, 長岡高専<sup>2</sup>・薄葉俊<sup>1</sup>, 皆川正寛<sup>2</sup>, 馬場 暁<sup>1</sup>, 新保一成<sup>1</sup>, 加藤景三<sup>1</sup>, 金子双男<sup>1</sup>

Niigata Univ.<sup>1</sup>, Nagaoka National College of Technology<sup>2</sup>,

°S. Usuba, M. Minagawa, A. Baba, K. Shinbo, K. Kato, F. Kaneko

E-mail: kshinbo@eng.niigata-u.ac.jp

【はじめに】我々は、これまでに pentacene と vanadium pentoxide ( $V_2O_5$ ) の共蒸着膜を有する電荷発生型 OFET 素子において、pentacene /  $V_2O_5$  積層型 OFET よりも大きなドレイン電流が得られることを報告した[1]。本研究では、この OFET の動作メカニズムを明らかにするために、pentacene および  $V_2O_5$  の共蒸着膜を有するキャリア注入フリー素子（縦型素子）を作製し、共蒸着層の膜厚と素子内部における電荷発生との関係性について調べた。また、共蒸着膜を有する電荷発生型 OFET の好適な素子構造についても検討したので報告する。

【実験】共蒸着層の膜厚と素子内部における電荷発生量の関係を調べるために、共蒸着層の膜厚を変えたキャリア注入フリー素子：glass substrate/aluminum (Al, 70nm) / pentacene ((70-x)/2 nm) /  $V_2O_5$ -doped pentacene (x = 0, 20, 40 60 nm, 1:1 mol%) / pentacene ((70-x)/2 nm) / Al (70nm) を作製し J-V 特性の評価を行った。また、共蒸着層の膜厚を変えた電荷発生型 OFET：n-type Si substrate /  $SiO_2$  (100 nm) / pentacene (50-x/2 nm) /  $V_2O_5$ -doped pentacene (x = 0, 10, 20, 30 40 nm, 1:1 mol%) /  $V_2O_5$  (20-x/2 nm) / S and D electrodes (gap length = 70, 120  $\mu m$ ) を作製し、共蒸着層の膜厚を変えたことによりトランジスタ特性がどのように変化するか評価した。

【結果・考察】図 1 に、キャリア注入フリー素子において共蒸着層の膜厚を変えた際の J-V 特性を示す。 $V_2O_5$  単層素子(glass substrate / Al (70nm) /  $V_2O_5$  (70 nm) / Al (70nm)) では微小な電流密度しか観測されないのに対し、pentacene 単層素子(x = 0nm) では 10V 印加時の電流密度が約  $10^2$  倍となった。さらに、共蒸着層を持つ素子では  $10^5$  倍以上の電流密度が観測され、その大きさは共蒸着層の膜厚が大きいほど増大する傾向を示した。これは、共蒸着膜構造とすることで積層構造よりも pentacene /  $V_2O_5$  界面で形成される電荷移動(CT)錯体の量が増大したためと考えられる。

一方、本研究で作製した電荷発生型 OFET における共蒸着層の膜厚特性（図 2）では、ドレイン電流（上段）および移動度（下段）ともに一定の共蒸着膜厚(x=20nm 付近)で最大となる特性を示した。これは、共蒸着層の膜厚が比較的小さい( $0 \leq x \leq 20$  nm)時は膜厚増加に伴い電荷発生量が増大するためドレイン電流および移動度が増加するが、共蒸着層が 20nm よりも厚くなると pentacene 層の膜厚が著しく小さくなるため  $SiO_2$  / pentacene 界面に形成されるチャネルが減少しドレイン電流および移動度が低下したと推察される。詳細な結果や考察については当日報告する。

【謝辞】本研究の一部は JSPS 科研費 25630131 の助成を受けたものです。




図 1 キャリア注入フリー素子の J-V 特性




図 2 ドレイン電流および移動度の共蒸着膜厚特性

[1] 薄葉, 皆川, 馬場, 新保, 加藤, 金子: 第 73 回応用物理学会学術講演会, 12a-H2-4 (2012).