

Si 基板上 InAlN/GaN ヘテロ構造の温度安定性

Effects of Thermal Stability on Characteristics of InAlN/GaN Heterostructure

Grown on Si

○浦山 雄也、渡邊 新、Joseph. J. Freedman、江川 孝志（名工大院）

○Yuya Urayama, Arata Watanabe, Joseph. J. Freedman and Takashi Egawa (Nagoya Inst. of Tech.)

E-mail: nit.labo.gan@gmail.com

はじめに: InAlN/GaN ヘテロ構造は、従来の AlGaIn/GaN ヘテロ構造以上の 2DEG キャリア濃度を形成できる構造として期待されている。しかし GaN と良好な格子整合を示す $\text{In}_{0.18}\text{Al}_{0.82}\text{N}$ バリア層の成長温度は約 800°C と低く、それ故オーミック接触形成時のアニール温度が 2DEG 層の電気特性に大きく影響する。そこで、本研究では InAlN バリア層の表面状態の異なる 2 種類の試料について、2DEG 層の電気特性とオーミック電極形成時のアニール温度の関係を調査した。

実験方法: 横型 MOCVD 装置を用いて InAlN 層の成長レートを変化させることで表面状態の異なる 2 種類の $\text{In}_{0.18}\text{Al}_{0.82}\text{N}/\text{GaN}$ ヘテロ構造 A、B を 4inch Si 基板上に作製した(図 1)。各試料の成長レートはそれぞれ A: 1.0×10^{-1} nm/sec、B: 2.5×10^{-2} nm/sec であり、V/III 比は固定で成長をした。作製した各試料について(1)AFM 観察による表面モフォロジの評価、(2)ホール効果測定による電気特性の評価を行った。電気特性の評価は A、B それぞれ 700 °C ~ 850 °C の条件でアニールを行った後実施した。

結果: AFM 観察の結果、早い成長レートでバリア層の成長を行った試料 B の RMS 値は試料 A に比べ約 2 倍であり(A: 2.5×10^{-1} nm, B: 5.5×10^{-1} nm,)、成長レートの早い試料ほど表面モフォロジが悪くなっていることが確認できた。ホール効果測定の結果を図 2 に示す。表面モフォロジの良い試料 A のシートキャリア濃度、シート抵抗、移動度はアニール温度が変化してもほぼ一定であった。一方、表面モフォロジの悪い試料 B は、700 ~ 800 °C ではほぼ一定の値であったが、InAlN の成長温度を超える 850 °C で大きく値が変化した。

まとめ: Si 基板上に表面状態の異なる 2 種類の InAlN/GaN ヘテロ構造を作製し、異なる温度でオーミックアニールを行った上で電気特性を評価した。結果として表面状態の悪い試料では InAlN の成長温度以上でアニールを行うと、2DEG 層の電気特性が大きく変化することが確認できた。

InAlN barrier layer : 10 nm
AlN spacer : 1 nm
GaN layer : 1.5 μm
Buffer layer : 2 μm
4inch Si substrate

図 1 試料構造




図 2(a)シートキャリア濃度、(b)シート抵抗、(c)移動度のアニール温度依存性