

安定した多点高密度計測のためのインピーダンス測定回路の評価 (集積化脳神経プローブシステムの開発 2)

Evaluation of Impedance Measurement Circuit for Intelligent Neural Recording System

○岩上卓磨¹、谷卓治¹、伊藤圭汰¹、西野悟²、清山浩司²、田中徹^{1,3}

(1. 東北大院工、2. 長崎総科大、3. 東北大院医工)

○Takuma Iwagami¹, Takaharu Tani¹, Keita Ito¹, Satoru Nishino², Koji Kiyoyama², and Tetsu Tanaka^{1,3}

(Dept. of Bioengineering and Robotics¹, Tohoku Univ., Nagasaki Institute of Applied Science²,

Dept. of Biomedical Engineering³, Tohoku Univ.)

E-mail: link@lbc.mech.tohoku.ac.jp

1. 序論

脳疾患治療や脳機能解明、BMI (Brain-Machine Interface) などの研究が近年盛んに行われており、脳波の高度記録システムの実現が神経科学者や医療従事者から強く要望されている。我々は、種々の脳波を記録できる多機能集積化脳神経プローブシステムの開発を進めている。生体に電極を埋植して長期計測・刺激を行う場合、電極への再結合組織の付着などによるインピーダンス変化が重大な問題となる。前回の発表では、インピーダンス計測から電極状態を観察し、正常な脳波記録と電気刺激が行えるように補正するためのインピーダンス測定回路の設計について述べた[1]。本稿では設計、試作したインピーダンス測定回路を評価した結果について述べる。

2. インピーダンス測定回路の構成と評価実験

インピーダンス測定回路の概略図を図 1 に示す。計測部は、出力電流を調整可能な電流源(I-source)および微小電圧計測部(V-meas)で構成され、印加した電流と電極部分で発生する電圧からインピーダンスを得る。インピーダンス測定回路には電極と生体間のインピーダンス(Z_{int})を測定するモードに加え、組織のインピーダンス(Z_{e})を測定可能なモードを設けた。 Z_{int} 及び Z_{e} の測定は印加電流の値と周波数を可変し、図中の赤線と青線で示すそれぞれのパスを用いて取得する[2]。

インピーダンス測定回路のうち、試作した V-meas の評価を行った。既知の固定抵抗器を Z_{int} 、 Z_{e} とみなし、電流源と試作した V-meas を接続してそれぞれのインピーダンスを測定した。また、この回路を用いてインピーダンスの変化を観察する実験を行った。実験時の写真を図 2 に示す。生理食塩水から作製したアガロースゲルに、電流源及び試作した V-meas と接続した電極付きのケーブルを挿入して Z_{int} を測定した。測定は 40 秒間行い、測定開始 20 秒後にアガロースゲルの上に 100 g の重りを乗せて接触状態を変化させた。




Fig. 1. Schematic of impedance measurement circuit.



Fig. 2. Picture of agarose gel experiment.

3. 評価結果と考察

前記の実験系による既知の固定抵抗器のインピーダンス測定において、正確なインピーダンスの値を測定することに成功した。また、アガロースゲルと電極の Z_{int} 測定実験においては重りの有無により測定したインピーダンスの値が変化することを確認した。このことから、試作した V-meas によりインピーダンス変化の検出が可能であるといえる。

インピーダンス測定回路は I-source の電流値切り替えにより、取得するインピーダンスの分解能を高くすることが可能である。特に Z_{e} モードにおいて高分解能でインピーダンスを調査し、細胞の電気的特性を詳細に測定することで病巣検出等の新たなアプリケーションを多機能集積化脳神経プローブシステムに付加させることができると考えられる。そのため、電流値切り替え可能な I-source についても設計を行った。

4. 結論

多機能集積化脳神経プローブシステムで重要な構成要素であるインピーダンス測定回路の評価結果について述べた。脳を模したアガロースゲルと電極の Z_{int} 測定実験において、試作した V-meas によりインピーダンス変化の検出が可能であることを確認した。評価結果については講演発表にて詳説する。

本研究の一部は株式会社半導体理工学研究センター(STARC)の援助を受け行われた。また、本チップの設計は東京大学大規模集積システム設計教育研究センター(VDEC)を通し日本ケイデンス株式会社、シノプシス株式会社およびメンター株式会社の協力で行われたものである。

参考文献

- [1] 岩上卓磨他, 第 62 回応用物理学会春季学術講演会, 11-025(2015), 神奈川
- [2] Kiseok Song, et al., *IEEE JOURNAL OF SOLID-STATE CIRCUITS*, VOL. 49, NO. 1, JANUARY 2014.