厚膜化 Gated Silicon Drift Detector のシミュレーション

Simulation of Gated Silicon Drift Detector Using Thick Si Wafer

大阪電通大[○]石川翔平^{a)}、福島慎也、櫻井俊伍、小田祐也、竹下明伸、日高淳輝、松浦秀治^{b)}

OECU[○]Shohei Ishikawa, Shinya Hukushima, Shungo Sakurai, Yuya Oda, Akinobu Takeshita,
Hidaka Atsuki, Hideharu Matsuura

E-mail: a) mf14a002@oecu.jp, b) matsuura@isc.osakac.ac.jp

【はじめに】現在市販されている X 線検出素子 Silicon Drift Detector (SDD) の膜厚は 0.3~0.5 mm である。膜厚 0.3~0.5 mm では 10 keV 程度までの蛍光 X 線であれば吸収できるが、Cd の蛍光 X 線 (23.1 keV) の場合蛍光 X 線吸収率は約 18~29% と低く、ほとんど透過している。この様に現状の膜厚では 20 keV を超える蛍光 X 線の検出は難しい。厚膜化を行うことで蛍光 X 線の吸収率を高めることができる。しかし SDD ではこれ以上の厚膜化は構造上の問題で難しい。そこで当研究室では SDD とは構造の異なる Gated Silicon Drift Detector (GSDD)[1-4] を提案している。過去の研究成果として GSDD 構造を用いることで膜厚 0.625 mm での試作に成功しており、またシミュレーション上では 1.5 mm の厚膜化に成功している[5,6]。このことから GSDD には更なる厚膜化の可能性がある。そこで Cd 蛍光 X 線の吸収率が 80% を超える膜厚 2.5 mm でのデバイスシミュレーションを行った。

【シミュレーション方法】図 1 に円柱状の GSDD の断面の半分のデバイス構造を示す。GSDD は、保護酸化膜中の正の固定電荷が Si 基板中の電子を引き寄せることによるゲート間の電圧降下と、保護酸化膜上に形成したゲート電極に負電圧を印加することによる固定電荷の影響の打消しで、素子内部に電位勾配を形成している。抵抗率 10 kΩ·cm、膜厚 2.5 mm の Si 基板を用い、ゲート幅とゲート、アノード、p リングとの間隔と印加電圧を調整することで最適な電位勾配を形成するデバイス構造を検討した。

【シミュレーション結果】図 2 にシミュレーション結果を示す。電子が留まる様な平坦な踊場もなく、カソードからアノードに向けて滑らかな傾斜できており、良好な電位勾配が形成されている。これにより素子内部で蛍光 X 線を受け励起した電子がアノードに集まっていくことがわかる。

【参考文献】

- 1) 松浦秀治：放射線検出器，特願 2009-157627，特開 2011-014718；U.S. Patent Application 12/575,939.
- 2) H. Matsuura, D. Hullinger, K. Taniguchi, and T. Utaka: U.S. Patent 8,314,468 B2 (2012).
- 3) H. Matsuura, D. Hullinger, R. Okada, S. Kitanoya, S. Nishikawa, and K. Decker: Key Eng. Mater. **495** (2012) 294
- 4) H. Matsuura, D. Hullinger, K. W. Decker: Open Electri. Electron. Eng. J. **7** (2013) 1.
- 5) H. Matsuura: Jpn. J. Appl. Phys. **52** (2013) 024301.
- 6) H. Matsuura: Jpn. J. Appl. Phys. **54** (2015) 044301.

Fig. 1. Half of schematic cross section of cylindrical GSDD.

Fig. 2. Simulated electric potential distribution.