Ni 凝集を利用した転写フリープロセスによる グラフェントランジスタ作製

Graphene Transistors Fabricated by Transfer-free Process via Agglomeration

Phenomena of Catalytic Nickel Film

名古屋工業大学 ○水野 正也, 久保 俊晴, 三好 実人, 江川 孝志, 曾我 哲夫

Nagoya Inst. of Tech. ○M. Mizuno, T. Kubo, M. Miyoshi, T. Egawa and T. Soga

E-mail: cju13365@stn.nitech.ac.jp

1. はじめに 近年、グラフェンは高周波電子デバイスの材料として注目されている。従来のトランジスタとしての応用を考えると、グラフェンは転写ではなく、直接絶縁基板上に形成できるプロセスが望ましい。これまで我々は、薄いNi膜を用いることで、絶縁基板上に直接グラフェンを合成できることを報告している^{1,2}(Fig.1 参照)。本研究では、サファイヤ基板上に転写フリーの本プロセスを適用して、実際にグラフェントランジスタの作製を試みたので報告する。

2. 実験内容 C-面サファイヤ基板を用いて、グラフェン電界効果トランジスタ(FET)を作製することとした。まず電子線蒸着により、サファイヤ基板上にNi膜を20nm蒸着し、次にアモルファスカーボン膜を高真空中でパルスアークプラズマ蒸着法によりNi/Sapphire上に形成した。続いて、N₂雰囲気中で1000°C、5分間のアニールを行いグラフェン膜をサファイヤ基板上に直接形成した。

続いてFETの作製プロセスに移る。グラフェン保護膜としてSiO₂をEB蒸着により成膜した。次に、フッ酸によって必要な部分のSiO₂をエッチングして露出させ、オゾンプラズマによる素子分離とオーミック電極(Ti/Au)を蒸着を行った。次いで、ゲート下の絶縁膜として、SiO₂を200nm EB蒸着した後、ゲート電極(Ti/Au)を形成した。最終的なFETの構造図をFig.2に示す。

3. 結果と考察 Fig.3にTop-GateグラフェンFETのドレイン電流-ゲート電圧特性を示す。素子はゲート電圧の正負共に変調しており、本プロセスがグラフェンFET特性を示すことが確認できた。相互コンダクタンスは0.31 mS/mmであり、移動度を算出すると39 cm²/V·sであった。

Fig.1 Schematic drawing for the graphene synthesis process utilizing the metal agglomeration phenomena.

Fig.2 Schematic diagram of the Graphene FET.

Fig.3 Typical current-gate characteristics.

参考文献 [1] K.Fujita, K.Banno, H. R. Aryal and T. Egawa, Appl.Phys. Lett. 101, 163109(2012).

[2] M.Miyoshi, M.Mizuno, K.Banno, T.Kubo, T.Egawa and T.Soga Mater. Res. Express 2 (2015) 015602.