

ナノシート $\text{Ca}_2\text{Nb}_3\text{O}_{10}$ をゲート絶縁膜とした MoS_2 -FET 構造の作製

Fabrication of MoS_2 -FET structure with nano-sheets $\text{Ca}_2\text{Nb}_3\text{O}_{10}$ gate insulator

金沢大院自然¹, 上智大理工², 金沢大理工³ °小林 拓平¹ 広瀬 宗一郎¹, 内田 寛²,
新家 義裕³, 川江 健³, 森本 章治³

Graduate school of Natural Sci. & Tech. Kanazawa Univ.¹, Faculty of Sci. & Tech. Sophia Univ.², College
of Sci. & Eng. Kanazawa Univ.³, °Takuhei Kobayashi¹, Soichiro Hirose²,
Hiroshi Uchida², Yoshihiro Araie³, Takeshi Kawae³ and Akiharu Morimoto³

E-mail: refig@stu.kanazawa-u.ac.jp

【はじめに】近年、次世代の半導体材料としてグラフェンに代表される二次元物質が注目されている。中でも、二硫化モリブデン(MoS_2)はグラフェンで課題とされるギャップ制御の難しさもなく、また高い移動度や電流オンオフ比が報告されてきた^[1,2]。しかし、極薄膜である MoS_2 の本質的な課題として、プロセス中の僅かな欠陥生成が与える甚大な影響が挙げられる。特にゲート絶縁膜堆積時に MoS_2 チャネルに及ぼすダメージが懸念される。この解決策として、室温・水中で担持する $\text{Ca}_2\text{Nb}_3\text{O}_{10}$ ナノシート(ns-CNO)を用いた^[3]、ソフト化学プロセスによる FET 構造の形成を提案する。今回、ns-CNO をゲート絶縁膜として用いた MoS_2 -FET 構造の作製と評価を行ったので報告する。

【実験方法】剥離転写法を用いて MoS_2 を SiO_2/Si 基板上に転写した後、フォトリソグラフィによりドレイン・ソース電極パターンを形成した。 MoS_2 膜厚は原子間力顕微鏡により測定し、約 6.1 nm(9 層)であった。ns-CNO は分散液を用いたディップコート法により担持させた。電気特性評価には YHP4140B pA meter/DC voltage source を用いた。

【結果と考察】Fig.1 にゲート電圧を変化させた際の I_{ds} - V_{ds} 特性及び Fig.2 に $V_{ds} = 0.5 \text{ V}$ における I_{ds} - V_g 特性を示す。 V_g の増加に伴い I_{ds} の値が上昇し、 MoS_2 チャネルが典型的な n 型半導体としての特性を示した。この V_g の領域において電流オンオフ比は 10^2 となった。ns-CNO を用いた MoS_2 -FET 構造において、 MoS_2 チャネルのキャリア制御を実現し、その FET 特性の観測に成功した。しかし、現状では ns-CNO の J-V 特性において、 $V_g = 1 \text{ V}$ 印加時に 0.7 A/cm^2 のゲートリーク電流が生じている。そのため、より詳細な評価を行うためには ns-CNO の担持条件等の検討が必要である。




Fig.1 I_{ds} - V_{ds} 特性




Fig.2 I_{ds} - V_g 特性

【参考文献】

- [1] B. Radisavljevic and A. Kis, *et al.*: Nat. Nanotechnol. **6** (2011) 147.
- [2] S.Das, H.Y.Ghen, A. V. Penumatcha and J. Apenzeller: Nano Lett. **13** (2013) 100.
- [3] M. Osada and T. Sasaki: Adv. Mater **24** (2012) 210.