シリコントライゲートナノワイヤトランジスタにおける 特性ばらつき・電流ノイズ・閾値電圧シフトの系統的理解

Systematic Understanding of Variability, Current Noise, and Threshold Voltage Shift in Silicon Tri-gate Nanowire Transistors

(株)東芝 研究開発センター ⁰齋藤真澄,太田健介,田中千加,松下大介,沼田敏典 Corporate R&D Center, Toshiba Corp.

[°]Masumi Saitoh, Kensuke Ota, Chika Tanaka, Daisuke Matsushita, Toshinori Numata E-mail: masumi.saitoh@toshiba.co.jp

ナノワイヤトランジスタは、FinFET に続く、究極のスケーリングデバイスである。強いゲート 支配力に由来する低消費電力性のメリットの一方で、10nm 級の微細チャネル構造ゆえに特性ばら つき・電流ノイズ・閾値電圧シフト(ストレス耐性)の劣化が懸念される。本研究では、シリコ ントライゲートナノワイヤトランジスタを用いて、これらの特性のチャネルサイズ依存性を系統 的に評価し、その支配メカニズムを明らかにした。なお、本研究ではプロセス完成度の高いシリ コンを用いたが、チャネル材料がゲルマニウムや化合物半導体になっても、ナノワイヤ構造特有

の物理現象に大きな変化は生じないと考えている。

本研究ではトライゲート SOI ナノワイヤトランジスタ[1] (ゲート:ポリ Si、ゲート絶縁膜: SiO₂、チャネル:ノンド ープ)を用いた。広範囲のゲート長 L_g及びナノワイヤ幅 W_{NW} を有するトランジスタの特性ばらつき・電流ノイズ・閾値電 圧シフトを、300mm ウェハ上の多数素子を用いて測定した。

Fig.1 は L_g 及び W_{NW} の異なるナノワイヤトランジスタの V_{th} ばらつき σV_{th} を Pelgrom プロット上に示したものである。 W_{NW} :20nm~50nm の σV_{th} は一本の直線上に乗っており、傾き A_{vt} (0.6mVµm) は平面 SOI トランジスタ (A_{vt} :1.5mVµm) に 比べて小さい。この V_{th} ばらつきはゲート中の結晶粒界に支配 されると考えられるが、ナノワイヤトランジスタではゲート 結晶粒の配向性が高く、ばらつき源が減少した可能性がある。 一方、 W_{NW} が 20nm 以下のデバイスでは、ソース・ドレイン の巨大な寄生抵抗のために σV_{th} が急激に増加する。

Fig.2 はランダムテレグラフノイズの振幅 $\Delta V_{th} = \Delta I_d/g_m \delta \pi$ ットキャリアストレス印加前後で測定した結果である。ホッ トキャリア注入によるゲート酸化膜中のトラップ生成の結果 としてノイズ振幅は増加するが、その増加幅は W_{NW} 縮小と共 に増大する。これはトラップ生成が電界集中によりナノワイ ヤ角部に集中することを反映している。

Fig.3 は各特性の決定要因をまとめたものである。特性改善に はソース・ドレインの寄生抵抗低減及びチャネル角部形状の改 善が特に重要である。

本研究の一部は、NEDOから受託したプロジェクト「ナノエ レクトロニクス半導体新材料・新構造ナノ電子デバイス技術開 発」に関するものである。

[1] M. Saitoh et al., Dig. Symp. VLSI Tech. p.169 (2010).





amplitude before/after HCI in NW Tr.



Fig.3. Determining factors of σV_{th} , I_d noise, and V_{th} shift in NW Tr.