## La oxide 界面層を用いた InGaAs ゲートスタックの電気特性の改善

Improvement of Electrical Properties of InGaAs MOS Interfaces by Inserting La Oxide

Interfacial Layers into InGaAs Gate Stacks

東京大学<sup>1</sup>,住友化学<sup>2</sup>,JST-CREST<sup>3</sup>

<sup>O</sup>張志宇<sup>1,3</sup>, 市川磨<sup>2,3</sup>, 長田剛規<sup>2,3</sup>, 山田永<sup>2,3</sup>, 竹中充<sup>1,3</sup>, 高木信一<sup>1,3</sup>

The University of Tokyo<sup>1</sup>, Sumitomo Chemical Co. Ltd.<sup>2</sup>, JST-CREST<sup>3</sup>,

<sup>o</sup>C.-Y. Chang<sup>1, 3</sup>, O. Ichikawa<sup>2, 3</sup>, T. Osada<sup>2, 3</sup>, H. Yamada<sup>2, 3</sup>, M. Takenaka<sup>1, 3</sup> and S. Takagi<sup>1, 3</sup>

E-mail: cychang@mosfet.t.u-tokyo.ac.jp

【はじめに】近年、InGaAs 上に La<sub>2</sub>O<sub>3</sub>を堆積 して形成した MOS 界面は従来の HfO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub> ゲートスタックより低い界面準位密度(8×10<sup>11</sup> cm<sup>-2</sup>・eV<sup>-1</sup>)が得られることが示された[1]。しか し、La<sub>2</sub>O<sub>3</sub>の界面層が InGaAs との MOS 界面に 与える影響はまだ十分明らかとは言えない。そ こで本研究では、原子層堆積法を用いて、 La<sub>2</sub>O<sub>3</sub>/InGaAs MOS キャパシタを試作し、その 電気特性を調べると共に、薄い La<sub>2</sub>O<sub>3</sub>界面層と Al<sub>2</sub>O<sub>3</sub>を積層したゲートスタック構造の電気特 性を調べたので、その結果を報告する。

【実験結果】図 1(a)に 8.2 nm La<sub>2</sub>O<sub>3</sub>/InGaAs MOS キャパシタの C-V を示す。C-V の弱反転 領域における周波数分散が小さいことから La<sub>2</sub>O<sub>3</sub>/InGaAs MOS 界面の  $D_{it}$ が低いことが窺 われる。図 1(b)の Conductance 法[2]で測定した 界面準位密度分布から、 $D_{it}$ の最小値として 2.6 ×10<sup>11</sup> cm<sup>-2</sup>·eV<sup>-1</sup>の値が得られることが分かる。 しかし、C-V のヒステリシスが大きく、La<sub>2</sub>O<sub>3</sub> 膜中に、多くの欠陥準位が存在することが示唆 される。結果として、La<sub>2</sub>O<sub>3</sub>/InGaAs MOS 構造 は、良好な MOS 界面である一方、遅い準位が 多いという欠点を有すると言える。

そこで、低い MOS 界面準位密度を維持しな がら、遅い準位の影響を低減するため、La<sub>2</sub>O<sub>3</sub> を薄膜化し、誘電体膜と組み合わせる積層構造 を検討した。図 2(a)に 3.5 nm Al<sub>2</sub>O<sub>3</sub>/InGaAs、(b) に 3.5 nm Al<sub>2</sub>O<sub>3</sub>/La<sub>2</sub>O<sub>3</sub>/InGaAs 積層構造の C-V 特性を示す。ここで La2O3 界面層の厚さは 0.4 nm (10 cycle)である。薄い La<sub>2</sub>O<sub>3</sub>界面層の挿入 によって、C-Vの弱反転領域における周波数分 散が小さくなり、D<sub>it</sub>が減少したことが分かる。 また、La<sub>2</sub>O<sub>3</sub>の薄膜化によって、Al<sub>2</sub>O<sub>3</sub>/InGaAs のヒステリシスと同等のレベルまで、ヒステリ シスが小さくなることも分かる。図3に界面準 位密度とLa2O3界面層膜厚の関係を示す。ここ で La<sub>2</sub>O<sub>3</sub>の ALD において、およそ 7 cycle まで がインキュベーション時間となる。La2O3界面 層の膜厚の増加により、D<sub>it</sub> が減少するが、単 層の La<sub>2</sub>O<sub>3</sub> MOS 界面での D<sub>it</sub>の値までは、低下 しない。これは Al<sub>2</sub>O<sub>3</sub>の堆積時に、La<sub>2</sub>O<sub>3</sub>の界

面層との反応や相互拡散が起こり、InGaAs MOS 界面に影響を与えたためと考えられる。

【結論】Al<sub>2</sub>O<sub>3</sub>/La<sub>2</sub>O<sub>3</sub>/InGaAs 積層構造により、 ヒステリシスが小さくかつ *D*<sub>it</sub> が低いゲートス タック構造を実現できた。La<sub>2</sub>O<sub>3</sub>界面層の挿入 により、InGaAs の MOS 界面を改善できること が実験的に示された。

【参考文献】[1] D. H. Zadeh, et al., IEDM, 2.4.1 (2013). [2] E. H. Nicollian and J. R. Brews, MOS Physics and Technology, New York, Wiley (1982).



Fig. 1 (a) *C*-*V* of 8.2 nm  $La_2O_3/InGaAs$  MOS capacitor and (b)  $D_{it}$  distributions of 8.2 nm  $La_2O_3/InGaAs$  MOS capacitor.



Fig. 2 C-V of (a)  $Al_2O_3/InGaAs$  and (b)  $Al_2O_3/La_2O_3/InGaAs$  gate stacks.



Fig. 3  $D_{it}$  of Al<sub>2</sub>O<sub>3</sub>/La<sub>2</sub>O<sub>3</sub>/InGaAs at  $E - E_i = 0.1$  eV as a function of La<sub>2</sub>O<sub>3</sub> cycle numbers.