二段階 P イオン注入によるメタル/n[†]Ge コンタクト低抵抗化と Ge nMOSFET の寄生抵抗低減 Reduction of parasitic resistance in Ge nMOSFETs with metal/n[†]Ge junctions by two-step P-ion implantation

産総研 連携研究体グリーン・ナノエレクトロニクスセンター、*現所属:(株)東芝 研究開発センター

Collaborative Research Team GNC, AIST, *Present affiliation: Corporate R&D Center, Toshiba Corp.

O小池 正浩*、上牟田 雄一*、黒澤 悦男、手塚 勉*

M. Koike,* Y. Kamimuta,* E. Kurosawa, and T. Tezuka*
m-koike@mail.rdc.toshiba.co.jp

Ge nMOSFET 開発において、メタル/n*Ge のコンタクト抵抗(R_O が高くなり、寄生抵抗(R_{PARA})が高くなることが問題になっている。メタルのフェルミレベルが Ge の価電子帯付近にピニングされ、n*Ge に対してはショットキーバリアハイト(SBH)が高くなるためである [1,2]。

前回、二段階 P イオン注入(P-I/I)により pGe(100)基板に NiGe/nGe 接合を形成すると Rc が実効的に低減できることを報告した [3]。最初の P-I/I で nGe 層を P が電気的に充分に活性化する高温(600°C)で形成し、二度目の P-I/I で高い界面 P 濃度(\sim 2×10 20 cm $^{-3}$)の NiGe/nGe を P が拡散しない低温(350°C)で形成する方法である。この方法によって n/p 接合リーク電流を増大させること無く、NiGe/nGe の R_C を極めて低く(\sim 3×10 $^{-8}$ Ω cm $^{-9}$)できることがわかった。この効果は非ドーパント(Λ r, Ge, O)では起こらず n型ドーパン

F(P,As)で起こることから、F(P,As)で起こることから、F(P,As)で起こることから、F(P,As)で起こることにより実効的に F(P,As)の F(P,As) F(

そこで今回、ゲートファーストプロセスの Ge t_1 MOSFET(Fig. 1)を二段階 P-I/I によって様々 な条件で作製し、 R_{PARA} が低減できるかを調べた。

素子分離形成した 4 インチ pGe(100)基板 $(0.05-0.25~\Omega cm)$ に TaN 電極/Al $_2$ O $_3$ ゲート絶縁膜を形成し(\sim 2.5 nm EOT)、P-I/I($1\times10^{15}~cm^2$ 、10~keV)した後に、ゲートスタックが電気的に劣化 $(b)~10^3$ しない低い温度(400~b るいは 500° C、1~min)で熱処理して n Ge S/D を形成した。そして SiO_2 堆積し、 10^{14} 、 10^{15} 、 $5\times10^{15}~cm^2$ 、10~keV)して Ni(10~nm)をスパッター堆積し、低温熱処理 (350~C) によって 10^{14} 10^{15} 10^{1

n+/p接合の J-V特性(Fig. 2)から、二段階 P-I/I によって逆方向の電流 $J_R(>0)$ は増大しないことを確認した。一方で、追加 P-I/I ドーズ量が高くなるほど順 方向の電流 $J_F(<0)$ は 増大し、





Fig. 1: Structure of Ge *n*MOSFET fabricated in the present study.






Fig. 3: I_D - V_G characteristics of Ge nMOSFETs with NiGe/n+Ge junctions (Fig. 2). (a) Linear plots and (b) log plots.




Fig. 4: Dependence of 2nd P-I/I dose on R_{para} , R_C and R_S .

J_(-1V)/J_(1V)比は7桁を超える。これはR_低減を示唆している。

 I_D - V_G 特性の結果によると、追加 P-I/Iドーズ量が高くなるほど、 I_{OFF} を増大させること無く、 I_D が増大することがわかった[Fig. 3(a), (b)]。これは R_{PARA} が低減するからである。

 R_{PARA} は追加 P-I/I ドーズ量が高いほど、また n Ge 形成温度が高いほど小さくなる(Fig. 4)。 R_{PARA} が低減するのは、 R_C が低減するからである。 ケルビンパターンによって見積もった R_C R_S によって R_{PARA} が R_C と R_S の和のほぼ二倍に対応することを確認した。 R_S は追加 P-I/I 無しの n Ge 領域での測定値なので追加 P-I/I ドーズ量に対してはほとんど一定であるが、 熱処理温度が 400 Cより 500 Cの方が低くなる。 R_C は R_{PARA} において支配的な成分であるが、 二段階 P-I/I するとほぼ無視できるレベルまで低減できている。

このように、二段階 P-I/I は pGe 基板上メタル/n†Ge の接合リーク電流を増大させること無く R_c を低減できるため、Ge nMOSFET の I_{OFF} を低く維持しながら R_{PARA} を低減し、 I_D を高くできることが明らかになった^[4]。

本研究を進めるにあたり、多大なご協力をいただきました産総研テクニカルスタッフの方々に感謝致します。本研究は政府の最先端研究開発支援プログラムにより助成されたものである。

[1] M. Koike et al., APEX 4, 021301 (2011). [2] M. Koike et al., APL 102, 032108 (2013). [3] 小池他、応用物理学会春期学術講演会 (2014); M. Koike et al., APEX 7, 051302 (2014). [4] M. Koike et al., Ext. Abstr. SSDM, 698 (2014).