

熱配慮設計によるナノデバイスの高性能化・高機能化

Thermal-aware Design of Nanoscale Devices to Improve Performance and Functionality

慶應大理工 電子工¹, JST CREST²

○内田 建^{1,2}, 高橋 綱己^{1,2}

Dept. Electronics and Electrical Eng., Keio Univ.¹,

CREST, Japan Science and Technology Agency²

○Ken Uchida^{1,2}, Tsunaki Takahashi^{1,2}

E-mail: uchidak@elec.keio.ac.jp

【背景】 MOS トランジスタは熱伝導率の良い単結晶シリコン基板上に作製されていることから、チャネルで局所的に発生した熱は即座に基板へ散逸されるため、チャネル温度と基板温度は等しいと考えられてきた。近年、MOS トランジスタの微細化に伴う短チャネル効果 (Short Channel Effects: SCE) を抑制するために、立体構造トランジスタや絶縁膜上に作製されたトランジスタが次世代トランジスタとして注目を集めている。このような次世代トランジスタはチャネル下部の電気伝導を抑えることでリーク電流の抑制を図っているが、同時に熱伝導率も劣化してしまい、チャネル温度の上昇が無視出来なくなっている。チャネル温度の上昇は、性能劣化や信頼性劣化に直結するため、チャネル温度の上昇を抑えることが危急の課題となっている。本講演では、デバイス構造の最適化により、チャネル温度の上昇を抑制し、トランジスタのアナログ特性を向上する試みと、ナノ構造でのチャネル温度上昇を利用した新機能 (不揮発性メモリ効果) の実現について、我々の取り組みを紹介する。

【MOS トランジスタの熱配慮設計】 素子あたりの投入電力が大きいアナログ動作に注目し、デバイスシミュレータを用いた熱解析によって Bulk/SOI FinFET の自己加熱効果と、それがアナログ特性に与える影響を調べた。素子周辺/下部の STI/BOX 層を薄膜化すると熱が基板に逃げやすくなるため発熱は抑制できると予想される。しかし Bulk FinFET で ON 電流について 14nm ノードのスペックを満たすようにすると、STI 膜厚 t_{STI} が 100 nm を下回ると OFF 電流が増加してしまう。そこで Bulk FinFET では t_{STI} を 100 nm に固定した。SOI FinFET では t_{BOX} が減少すると R_{th} も大きく減少しており、BOX の薄膜化による発熱抑制が確認できる。また、 t_{BOX} が 50 nm 以下では SOI FinFET の R_{th} は Bulk FinFET より小さくなり、薄膜 BOX SOI FinFET が熱的優位性を持つことが分かった。アナログ動作特性は、遮断周波数 f_T 、最大発振周波数 f_{max} と t_{BOX} の関係によって調べた。 t_{BOX} の大きい領域では自己加熱効果によって f_T , f_{max} 共に減少している。一方、 t_{BOX} が非常に小さい領域においても f_T , f_{max} は減少している。これは BOX 薄膜化によって素子と基板の間の寄生容量が増加しているためであると考えられる。これら 2 つの効果によって、アナログ特性は BOX 膜厚 10 nm 程度の時に最も高くなることが明らかになった[1]。

【グラフェン不揮発性メモリ】 Si 基板を酸化して形成した 90 nm の酸化膜上に剥離したグラフェンを転写した。グラフェンの微細加工後ソース・ドレイン電極およびバックゲート電極を形成してグラフェントランジスタを作製した。真空中で電流によるジュール加熱を行い、電流がほとんど流れない状態まで破壊 (フォーミング) した後、ソース・ドレイン間に高電圧をかけて SET 操作 (低抵抗化) を行った。さらに、高抵抗化 (RESET)・低抵抗化 (SET)・読み出しの各電圧 (V_w , V_E , V_R) をドレイン端子に印加し、メモリ動作を確認した。フォーミングを行う前後のグラフェン形状を AFM および TEM で確認したところ、フォーミングによってグラフェンチャネルが局所的に破断し、破断箇所では SiO_2 が溶解していることが分かった。このことから、グラフェンの不揮発性メモリ効果は、ナノチャネルで発生した SiO_2 を溶かすほどの高温によってもたらせた現象であると推察される[2]。

【まとめ】 デバイス構造の最適化により、チャネル温度の上昇を抑制し、トランジスタのアナログ特性を向上することが可能であることを示した。また、ナノ構造でのチャネル温度上昇を利用した新機能 (不揮発性メモリ効果) をグラフェンで示した。ナノデバイスでは電流を流すことに伴う温度の上昇が不可避である。今後は、この温度上昇を意識したデバイス設計が高性能化・高機能化・高信頼性化の観点から極めて重要であると考えられる。

参考文献

[1] T. Takahashi et al., Jpn. J. Appl. Phys., **52**, 04CC03, 2013.

[2] A. Shindome et al., Jpn. J. Appl. Phys., **52**, 04CN05, 2013.

謝辞: 本研究の一部は、内閣府の最先端・次世代研究開発支援プログラムより助成を受けて行われた。また素子作製の一部は文部科学省委託事業ナノテクノロジープラットフォーム (東京工業大学) の支援を受けた。