EOT スケーリング及び量子井戸による InGaAs TFET の性能向上 Performance Improvement of InGaAs TFETs by employing EOT Scaling and Quantum Well

東京大学¹, JST CREST² °安大焕^{1,2}, 竹中充^{1,2}, 高木信一^{1,2}

The University of Tokyo¹, JST CREST²,

^oD.Ahn^{1, 2}, M. Takenaka^{1, 2} and S. Takagi^{1, 2} E-mail: daehwan23@mosfet.t.u-tokyo.ac.jp

【はじめに】バンド間トンネリングを用いる Tunnel-FET(TFET)は、サブスレショルド領域において、MOSFET の限界である 60mV/dec より急峻な S.S.値が実現できるため、次世代低消費電力トランジスタとして注目を集めている。III-V 化合物半導体である In_{0.53}Ga_{0.47}As はバンドギャップが狭く、直接遷移型半導体であるため、高いトンネル電流特性を持つ[1]。我々はこの In_{0.53}Ga_{0.47}As に Zn 拡散を用いて急峻なトンネル接合を形成することによって、64mV/dec の S.S_{min}と 10⁶以上の高い On/Off 比をもつ InGaAs TFET の作製に成功した[2]。更に、チャネルとして InGaAs 量子井戸構造を用い、S.S.値を抑えたままより高い I_{on}の値を得た[3]。本研究では、ゲートスタック構造の工夫により EOT を低減しゲート制御性を高めることで、更に低い S.S 特性をもつ InGaAs TFET を実現したので、その結果を報告する。

【研究内容】これまでの InGaAs TFET では、 Al_2O_3 をゲート絶縁膜としていたが、EOT スケーリングを行うため、 誘電率が高い HfO₂を用いた。一方、TFET のゲート制御性を高めるためには、単に EOT スケーリングをするだけ ではなく、MOS 界面特性も考慮する必要がある。我々は、HfO₂ と InGaAs の間に極薄の Al_2O_3 を挿入することで、 MOS 界面の界面準位密度を抑えながら EOT を低減できることを報告しており [4]、本研究でもこの構造を用いた。 加えて、ゲート金属による MOS 界面の影響も考慮する必要がある。Fig. 1 に示す様に、Ta/HfO₂/Al₂O₃ ゲートスタ ックは従来の Ta/Al₂O₃/InGaAs の MOS 界面より D_{it}が増大してしまうが、Ta を W に変えることにより HfO₂/Al₂O₃ ゲートスタックにおいても、D_{it} の増大を防げることが分かる。結果として、W/HfO₂(2.7nm)/Al₂O₃(0.3nm)のゲート スタックを用いることで、D_{it}の増加なく、従来の 2.8nm(Ta/Al₂O₃)より薄い 1.7nm の CET が達成できた。

Fig. 2 に TFET のプロセスフローを示す。CET1.7nm の W/HfO₂(2.7nm)/Al₂O₃(0.3nm)のゲートスタックを InGaAs TFET に導入する際に、Ni-InGaAs ドレイン形成プロセスにおいて、W ゲートでは、Ni の選択エッチング難しいため、W ゲートと Ni-InGaAs ドレイン間にオフセットのある構造を作製した。I_S-V_G 特性を Fig. 3 に示す。従来の Ta/Al₂O₃ ゲートスタックより急峻な S.S 特性が得られるが、ドレイン領域の寄生抵抗の増加により I_{on} が減少して しまう。そこで I_{on} を高めるため、Si イオン注入によるゲートとオーバーラップしたドレインに In_{0.53}Ga_{0.47}As(3nm) /In_{0.75}Ga_{0.3}As(3nm)/In_{0.53}Ga_{0.47}As(94nm)の量子井戸チャネルを組み合わせた構造を導入した。結果として、Fig. 3, 4 に 示すように、S.S.最小値として 56 mV/dec.の値を実現すると共に、1.1 μ A/µm の I_{on} が得られた。この I_{on} は、ゲート・ドレイン・オフセット構造の I_{on} (0.47 μ A/µm)より約一桁向上している。

【結論】W/HfO₂/Al₂O₃のゲートスタックを用いて、D_{it}の大きい増加なしに、CET 1.7nm のスケーリングができた。 このゲートスタック構造に、3 nm の In_{0.7}Ga_{0.3}As 量子井戸チャネルと Si イオン注入ドレインを組み合わせること で、56 mV/dec.の S.S.最小値と 1.1 μ A/ μ m の I_{on}を同時に達成することできた。

【謝辞】InGaAsエピ基板を提供頂いた住友化学の市川磨氏、山田永氏に感謝する。

【参考文献】[1] A. C. Seabaugh et al., *IEEE Proc.* 98, 12 (2010) [2] M. Noguchi et al., *JAP* 118, 045712 (2015) [3] D. H. Ahn et al., *VLSI symp.*, 152 (2016) [4] R. Suzuki et al., *APL* 100, 132906 (2012)

