線幅 2nm の超微細シリコンナノワイヤトランジスタにおける ドレイン電圧に起因する特性ばらつき

Increased Drain-Induced Variability and Within-Device Variability in Extremely Narrow Silicon Nanowire MOSFETs with Width down to 2nm

東大生研 ^O水谷 朋子, 竹内 潔, 鈴木 龍太, 更屋 拓哉, 小林 正治, 平本 俊郎

IIS, Univ. of Tokyo [°]Tomoko Mizutani, Kiyoshi Takeuchi, Ryota Suzuki, Takuya Saraya, Masaharu Kobayashi, and Toshiro Hiramoto E-mail: mizutani@nano.iis.u-tokyo.ac.jp

【はじめに】シリコンナノワイヤ (NW) トランジスタ は,優れたゲート制御性により短チャネ ル効果抑制に効果的であり,将来有望なデバイスとして盛んに研究されている[1].しかし,デバ イスサイズが超微細であるため,特性ばらつきの増大が懸念される[2-4].前回我々は超微細シリ コンNWトランジスタの線形領域 (V_{ds}=50mV) における IV 特性を測定し,しきい値電圧 (V_{TH}) ば らつきについて報告した[5].本研究ではさらに,飽和領域 (V_{ds}=1V) における IV 特性を測定し, DIBL (Drain-Induced Barrier Lowering) ばらつき,およびソース/ドレイン (S/D) を入れ替えたデ バイス内 (Within-Device) ばらつきの統計解析を行い,そのばらつき原因について調査した[6].こ こで DIBL は(V_{TH 50mV}-V_{TH IV})/(1-0.05)と定義した.

【結果】SOI 基板上にイントリンシックチャネルゲート・オール・アラウンド(GAA)構造を有するシリコン NW nFET を作成した[7]. NW チャネルの高さ H=3nm, 長さ L=100nm である. NW 幅 Weを 7nm から 2nm まで変化させ,各 Weについて 170 nFET を測定した. Fig.1 に, DIBL の正規確率プロットを示す. DIBL ばらつきは We=7nm では非常に小さいが, We=2nm まで減少すると急激に増大する. NW が細いほど増大するので,このばらつきはバリア障壁低下によるばらつきではない. 一般に, DIBL ばらつきは, S/D 間のポテンシャルプロファイルが非対称であるときに観測される[8]. デバイス内の対称性を調べるために, S/D 端子を入れ替えて IV 特性を測定した. Fig.2 は DIBL forward と DIBL reverse の相関プロットである. 両者にはほとんど相関がない. これは, S/D 間のポテンシャルプロファイルが非対称であることを示す. デバイス内の非対称性を定量化するために, トランジスタ特性 X のデバイス内ばらつき Δ X (=Xforward-Xreverse) を定

義した[4]. Fig.3 は(a) ΔV_{TH} および(b) $\Delta DIBL$ の正規確率プロットである. ΔV_{TH} , $\Delta DIBL$ ともに W_e=2nm では非常に大きく非正規なばらつきが見られるが, W_e=7nm ではほとんど見られない. 超微細 NW トランジスタ(W_e=2nm)のV_{TH}ばらつきは、NW 幅の揺らぎによって量子閉じ込め効果に起因するV_{TH}揺らぎが原因で増大する[6,9]. 以上より,NW 幅が2nm まで減少するとDIBL ばらつきおよびデバイス内ばらつきが急激に増大するのは, S/D間のNW 幅の非対称性にともない,量子閉じ込め効果も非対称性になることになることによって引き起こされると考えられる.

【謝辞】本研究の一部は文部科学省科学研究費補助金の支援を受けた.

【文献】[1] K. J. Kuhn, IEEE TED, vol. 59, p. 1813, 2012. [2] S. D. Suk et al., VLSI Tech. Symp., p. 142, 2009. [3] M. Saitoh et al., VLSI Tech. Symp., p. 132, 2011. [4] K. Mao et al., JJAP, vol. 51, 02BC06, 2012. [5] T. Mizutani et al., Silicon Nanoelectronics Workshop, p. 21, 2015. [6] T. Mizutani et al., Silicon Nanoelectronics Workshop, p. 138, 2016. [7] R. Suzuki et al., JJAP, vol. 52, 104001, 2013. [8] M. Miyamura et al., IEDM, p. 447, 2008. [9] H. Majima et al., IEEE EDL, vol. 21, p. 396, 2000.



