

Accumulation-Mode 積層型ナノワイヤ CMOS デバイスの

チャネル不純物濃度およびゲート電極仕事関数の依存性

Channel Concentration and Work Function Dependences

in Accumulation-Mode Stacked Nanowire CMOS Devices

東京工業大学, °E. Anju, T. Ohashi, I. Muneta, K. Tsutsui, K. Kakushima, and H. Wakabayashi

Tokyo Institute of Technology, °E. Anju, T. Ohashi, I. Muneta, K. Tsutsui, K. Kakushima, and H. Wakabayashi

E-mail: anju.e.aa@m.titech.ac.jp

背景

集積回路の高性能化を目指した MOS トランジスタ (MOSFET) のスケールリングは、微細化に伴う Short-channel effects (SCE) によりエネルギー遅延積の限界に直面している^[1,2]。そこで MOSFET 構造は SCE 問題の解決に有効とされる Multiple-gate 構造へと移行している^[3-5]。最近では、Taller-fin や Vertically stacked Nanowire (VS-NW) 構造により Foot print 当たりの駆動能力を向上させることが検討されている^[6]。加えて移動度の向上を狙って Accumulation Mode が検討されている^[6]。


本研究では、Accumulation-Mode (AM) Nanowire CMOS の設計を行うため、チャネル不純物濃度とトランジスタの動作特性について検討した。

実験方法

SILVACO 2-D シミュレータを用いて Inversion-Mode (IM) NW と AM-NW FET のチャネル濃度の変化によるデバイス動作特性の計算を行った。ソース/ドレイン濃度を固定し、チャネル不純濃度とゲート電極の仕事関数を変化させた。

結果・考察

Fig. 1 の通り、チャネル不純物濃度とゲート電極の仕事関数による閾値電圧の依存性を調査した。この図より、閾値の絶対値が大きい領域においては、AM でもチャネル不純物濃度によって閾値電圧を変化させることは難しいが、ゲート電極の仕事関数により制御できることがわかる。一方、閾値の低い領域では、チャネル不純物濃度により閾値を制御できる可能性があることがわかる。

Fig. 1 Simulated V_{th} - N_A characteristics of AM-NW FETs.

今後、VS-NW においては、深さ方向にわたりゲート電極の仕事関数を制御することが重要であり、また、深さ方向制御性が高いドーピング技術が重要であると考えられる。発表においては、プロセスシミュレーションの結果も用いて議論する予定である。

参考文献

- [1] H. Wakabayashi, International Workshop on Junction Technology 2013, Invited, pp. 98-103, 2013.
- [2] 若林整:「シリコントランジスタのあゆみと将来」、総合報告(招待解説論文), 応用物理、82 巻、4 号、292 頁、2013.
- [3] K. J. Kuhn, IEEE Trans. Electron Devices, vol. 59, no. 7, p.1813, 2012.
- [4] S. Natarajan et al, idem, p. 71-74, 3.7, 2014.
- [5] Shien-Yang Wu et al., Symposium on VLSI Technology 2016, 9.1, pp. 92-93.
- [6] J. Hur et al, IEEE Electron Device Lett, vol. 37, no. 5, p.541, 2016.