ゲート変調イメージングによる大面積アクティブバックプレーンの欠陥検査

Gate-Modulation Imaging of Defective pixels in Large-Area Active Backplanes

産総研 [1]，筑波大数理物質 [2]，東大工 [3]　○堤 潤也 [1]，松岡 悟志 [1,2]，長谷川 達生 [1,3]

AIST [1], U. Tsukuba [2], U. Tokyo [3], °Jun'ya Tsutsumi [1], Satoshi Matsuoka [1,2], Tatsuo Hasegawa [1,3]

E-mail: junya.tsutsumi@aist.go.jp

トランジスタが高密度に配置されたアクティブバックプレーンを高生産性の印刷法により製造する取り組みが進められる中、製造品質の向上に向けた高速の検査技術の確立が急務となっている。このため我々は、半導体チャネルの光透過率・反射率がトランジスタの駆動状態によってわずかに変化することを利用し、その観察をもとに素子性能分布や欠陥箇所をイメージ化するゲート変調イメージング（GMI）法の開発を進めている。これまでの実証研究により、小規模のトランジスタアレイ（200 ppi, 1 cm^2 角）の駆動状態を数分程度で検査できることを報告した。今回、印刷法により製造した A4 サイズのディスプレイ用アクティブバックプレーンに本手法を適用し、実用上特に問題とされる点欠陥（キャパシタリーク）の検出に初めて成功したので報告する。

図 1(a)に、測定を行ったアクティブバックプレーンの素子構造を示す。ピクセル毎に、p 型のポリマー半導体をチャネルとするトップゲートボトムコンタクト型のトランジスタと、画像保持のためのキャパシタ（Cs－D）を備える。ドット抜け（点欠陥）の原因となるキャパシタリークを検出するため、全ピクセルの G と S を接地し、Cs に正の交流電圧を加えた状態で GM イメージングを行った。これにより、欠陥個所のみリークを通してチャネルに電荷が蓄積され、GM イメージに現れると期待できる。トップゲート構造のため、測定は、バックプレーン背面からの反射光イメージを二次元検出器で撮影して行った（図 1(b)）。その結果、期待通り、ボイドによるキャパシタリークがあるピクセルのみ GM イメージに出現する（図 2 の青い部分）様子を確認することができた。



図 1. (a) アクティブバックプレーンのデバイス構造と(b) GMI 測定の模式図。



図 2. アクティブバックプレーンのキャパシタリーク箇所の GM イメージ。

© 2016年 応用物理学会