

中空構造 SOI 層を用いた低温転写における転写歩留まり向上と フレキシブル基板上での単結晶シリコン TFT とインバータ回路の作製 Improvement of Transfer Yield of Single-crystalline Silicon Films and Fabrication of Thin-film Transistors and Inverters on Flexible Substrate

広大院端研 °水上 隆達, 竹島 真治, 山下 知徳, 東 清一郎
Graduate School of Advanced Sciences of Matter, Hiroshima Univ.
°R. Mizukami, S. Takeshima, T. Yamashita and S. Higashi
E-mail: semicon@hiroshima-u.ac.jp

序 フレキシブルディスプレイや電子ペーパーに代表されるフレキシブルエレクトロニクスは、近年より一層注目を集めており、私たちの身近にあるスマートフォン等の電子デバイスにも応用を目指し盛んに研究開発が行われている。フレキシブル基板上に大面積デバイスを形成する際、低温での形成が可能というメリットから薄膜トランジスタ (Thin-Film Transistor: TFT) のチャネル材料として非晶質 Si (amorphous silicon: a-Si)、有機物、酸化物半導体が主に使用されている。これらの材料と比較し、単結晶 Si (Single-crystalline Silicon: c-Si) は高い移動度、高い信頼性、そして CMOS 回路の形成が可能といったメリットを有している。このような高い電気的性能を持つ c-Si TFT をフレキシブル基板上の必要な位置に局所的に形成することが可能となれば、上記の a-Si、有機物、酸化物半導体を用いた電子デバイスとの併用・融合により集積回路とセンサなどの異種デバイスを同一基板上に形成することが可能となり、フレキシブルエレクトロニクスの新たな可能性を見出すことが期待される。しかしながら、c-Si TFT 作製工程には高温プロセスが必要であり、耐熱温度の低いプラスチック基板上での形成は非常に困難である。そこで本研究室では、メニスカス力を用いた中空構造 SOI (Silicon on Insulator) 層の低温転写に取り組んでおり、プラスチック基板の耐熱温度以下で c-Si 膜を転写可能であることを報告している。[1, 2] 本転写技術の問題点として c-Si 膜の転写歩留まりが低いことが挙げられる。したがって本研究では転写歩留まりを低下させる要因を追及し、対応プロセスを追加することで高い転写歩留まりの実現を目指し、また n-TFT・インバータ回路作製とその評価を行った。

実験方法 > まず、SOI 基板 [SOI 層: p-type Si(100), 8-20 Ω·cm] を、3 μm × 6 μm のライン両端に 20 μm × 20 μm の正方形を配置したドッグボーン形状にパターンニングする。ここで、ライン両端の SOI 層は 2 μm × 2 μm のスペースを 3 μm 間隔で配置した網目形状としている。次に、BOX 層 (SiO₂ 層) を 25% の HF (30°C) にて 340 秒エッチングすることにより局所的に SiO₂ 柱に支えられた c-Si 膜である中空構造 SOI 層が形成できる。ここで SiO₂ 柱サイズ (直径) が細いほど転写歩留まりが向上することより、低濃度 2.5% の HF にて追加のウェットエッチングを 170 秒行い、約 400nm の SiO₂ 柱を形成した。この中空構造 SOI 層と転写先 PET 基板とを水を介して対向密着させ 80°C のホットプレート上で水分を蒸発させることによりメニスカス力を誘起させ、その後、基板を分離することで SOI 層を PET (poly-ethylene terephthalate) 基板へ転写した。また転写の際、中空構造 SOI 層と PET 基板間にパーティクルが存在した場合、大幅な転写歩留まり低下の原因となることから、各工程において SC1-HF 洗浄、超音波洗浄、スクラブ洗浄などの洗浄工程の追加を行った。

結果 > 転写前の位置および形状を維持したまま c-Si 膜が PET 基板上に転写されていることが確認でき、また転写歩留まり向上の対応策を行ったことにより、転写歩留まり 99.6% (224/225 個) を実現した。この値は PET 基板上での回路動作が実現可能である事を示している。よって、PET 基板上で転写 c-Si 膜を用いた TFT の作製を試みた。上述のプロセスを応用して作製した c-Si TFT の I_d - V_g 特性を Fig.1、インバータ回路の V_{in} - V_{out} 特性を Fig.2 に示す。Fig.1 より ON-OFF 比が 6 桁の性質を示しており、また Fig.2 よりインバータ回路のスイッチング動作を示していることが分かる。以上の TFT 作製プロセスの最高温度は 130°C であり、本低温転写技術を応用することでフレキシブル基板の耐熱温度以下に必要な位置に局所的に高性能 Si 電子デバイスの作製が可能であることを実証した。

謝辞 > 本研究の一部は広島大学ナノデバイス・バイオ融合科学研究所 (RNBS) の施設を用いて行われ、JSPS 科研費 JP15K13976 の助成を受けて行われた。 **References:** [1] K. Sakaike, S. Nakamura, M. Akazawa, and S. Higashi, Jpn. J. Appl. Phys., **53**, 018004-1 (2014). [2] K. Sakaike, M. Akazawa, S. Nakamura, and S. Higashi, Applied Physics Letters, **103**, 233510-1 (2013).




Fig. 1 $I_d - V_g$ characteristics of c-Si TFT fabricated on the basis of meniscus force mediated layer transfer technique on PET substrate.




Fig. 2 Characteristics of an inverter fabricated on PET with transferred SOI layer. Inset shows a schematic diagram of inverter and a photograph of inverter fabricated on PET.