

結晶性 Ge を用いたフレキシブル薄膜トランジスタの実証

Demonstration of a flexible TFT with a crystalline Ge layer

阪大基礎工¹, 熊本高専², 九大産学連携センター³

○東 英実¹, 中野 茉莉央¹, 工藤 康平¹, 藤田 裕一¹, 山田 晋也¹, 金島 岳¹, 角田 功², 中島 寛³, 浜屋 宏平¹

GSES, Osaka Univ.¹, NIT, Kumamoto College.², KASTEC, Kyushu Univ.³

○Hidenori Higashi¹, Mario Nakano¹, Kohei Kudo¹, Yuichi Fujita¹,

Shinya Yamada¹, Takeshi Kanashima¹, Isao Tsunoda², Hiroshi Nakashima³, and Kohei Hamaya¹

E-mail: hidenorihigashi152@s.ee.es.osaka-u.ac.jp

2013 年に九州大学のグループによって金誘起層交換成長(GIC)法^[1]が開発された。我々は、この手法に改良を施し、~600 μm 程度の粒径を有する(111)配向した結晶性(c-)Ge をフレキシブル基板上に得ることに成功している^[2]。今回、このフレキシブル c-Ge に対して低温(< 300 °C)プロセスを用いて薄膜トランジスタ(TFT)構造に加工することにより、明瞭なトランジスタ動作の観測に成功したので報告する。

フレキシブル基板上の c-Ge 層($p \sim 5 \times 10^{17} \text{ cm}^{-3}$)を、幅 ~50 μm, 長さ ~10 μm の TFT チャネル構造に微細加工した。トップゲートには、原子層堆積 Al₂O₃ とプラズマ酸化 GeO₂ 層の積層構造^[3]を利用し、Al 電極を蒸着した後にポストアニール(250 °C)を施した。ソース・ドレインは Au/Ti とした。作製した TFT の外観と拡大写真をそれぞれ Fig. 1 と Fig. 2 に示す。Fig. 3 には、各ゲート電圧(V_G)測定したドレイン電流-ドレイン電圧($I_D - V_D$)特性を示す。 $V_G = 5.0 \sim -5.0 \text{ V}$ の範囲において、 V_G の印加と共に TFT の電流駆動能力が上昇する様子が観測された。つまり、結晶性 Ge 層を用いた p 型フレキシブル TFT の実証である。

本研究の一部は、科研費・基盤研究(A) (No.25246020, No.16H02333)及び科研費・挑戦的萌芽研究(No.15K13948)の支援を受けた。

【参考文献】

- [1] J-H. Park *et al.*, Appl. Phys. Lett. **103**, 082102 (2013).
- [2] H. Higashi *et al.*, Appl. Phys. Lett. **106**, 041902 (2015).
- [3] R. Zhang *et al.*, Appl. Phys. Lett. **98**, 112902 (2011).



Fig. 1. A picture of c-Ge-TFTs.




Fig. 2. Optical micrograph of a c-Ge-TFT.




Fig. 3. $I_D - V_D$ characteristics of the c-Ge-TFT.