短い熱電エレメントを有するシリコン熱電発電デバイスの設計

Designing of a silicon thermoelectric generator with short thermoelement

早大理工10徐 泰宇1,橋本 修一郎1,麻田 修平1,渡邊 孝信1

Waseda Univ. <sup>1</sup> <sup>0</sup>T. Xu<sup>1</sup>, S. Hashimoto<sup>1</sup>, S. Asada<sup>1</sup>, and T. Watanabe<sup>1</sup>

E-mail: jo@watanabe.nano.waseda.ac.jp

【はじめに】熱電発電は環境の温度差から電気エネルギーを作り出す究極の再生可能エネルギー利用法 である。熱電発電素子の出力を大きくするには、熱電エレメント中に大きな温度勾配をつくる必要があ る。そのためには、熱電エレメント以外の部位の寄生熱抵抗を相対的に小さくするため、熱電エレメン ト長をできるだけ長くすることが得策と考えられてきた[2]。しかし、寄生熱抵抗を徹底的に抑制できれ ば、熱電エレメントを短くする方が温度勾配を大きくでき、大きな発電能力が得られるはずである (Fig. 1)。本研究では、シリコンチップの表面に形成可能な熱電素子の実現を目指し、シリコンナノワイ ヤを熱電エレメントとする極微細微熱電発電素子の設計を行った。

【シミュレーション方法】Fig.2に、プレーナ型熱電発電素子の3次元シミュレーションモデルを示す。 Siナノワイヤの幅および高さを20nm、熱伝導層のAINの厚さを500nm、レッグとレッグの間の櫛の部分 の幅を500nmとした。ナノワイヤ構造のSiの熱伝導率はバルクに比べて大幅に低下することが知られて いる[3]。今回のシミュレーションではSiナノワイヤ部の熱伝導率を1.31W/m・Kとした(バルクSiの 1/100)。デバイスはSOI 基板に形成されており、BOX 層および支持Si 基板の厚さはそれぞれ 145nm と 775umとした。熱境界条件として、基板の裏面に300Kの定温熱浴、デバイスの中央のAIN 膜表面に350K の定温熱浴を設けた。様々なナノワイヤ長ついてSiナノワイヤ中の温度分布を計算した。シミュレーシ ョンには、COMSOL Multiphysics 5.2を用いた。

【結果】Fig. 3(a)に Si ナノワイヤの両端の温度差のワイヤ長依存性を、Fig. 3(b)に Si ナノワイヤ内部 の温度分布を示す。Fig. 3(a)から、長さ 0.1um 以上の Si ナノワイヤでは両端に約 40K の温度差が生じ ていることがわかる。Fig. 3(b) より、特に高温熱源近傍で急峻な温度勾配が形成されており、ワイヤ長

が短くなるにつれナノワイヤ全体にわたって温度勾配が 維持されていることがわかる。これまで提案されてきたプ レーナ型熱電発電素子では、熱流のバイパス経路を遮断す るため熱電エレメント下部に空洞が設けるのが普通であ る。しかし今回提案する構造ではそのような空洞は設けら れておらず、熱流の大部分は高温熱極から垂直に基板裏面 に向かって流れる。その一部の漏れ熱流が、局所的に大き な温度勾配を形成したと考えられる。この結果から、熱電 デバイスの構造を最適化すれば、短い熱電発電エレメント でも十分な熱電性能が見込めることがわかる。講演会当日 は発電シミュレーションの結果も含めて議論する。

【謝辞】本研究はJST-CRESTの支援により実施された。

【参考文献】[1] L. E. Bell, Science, vol. 321, no. 5895, pp. 1457-1461, Sep. 2008. [2] K. Y. Lee, IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 5, no. 8, Aug 2015. [3]A. I. Boukai et al., Nature 451, 168



Fig. 1. Dependence of maximum power, legs' length and parasitic thermal resistance.



Fig.2. 3-D TCAD simulation model.



Fig. 3. (a) Dependence of ΔT and legs' length.(b) Dependence of temperature profile and legs' length.