## La シリケート/ALD-SiO<sub>2</sub> 積層ゲート絶縁膜を有する SiC-MOS キャパシタの電気特性評価

Electrical characteristics of SiC-MOS capacitor with La-silicate/ALD-SiO<sub>2</sub> stacked gate dielectrics

## 東工大工学院 ¹,東工大科学技術創成研究院 ²,三菱電機株式会社 ³, °雷一鳴 ¹,

若林整<sup>1</sup>, 筒井一生<sup>2</sup>, 岩井洋<sup>2</sup>, 角嶋邦之<sup>1</sup>, 古橋壮之<sup>3</sup>, 友久伸吾<sup>3</sup>, 山川聡<sup>3</sup>

Tokyo Tech. School of Eng.<sup>1</sup>, Tokyo Tech. IIR<sup>2</sup>, Mitsubishi Electric Corp.<sup>3</sup>, °Y. M. Lei<sup>1</sup>, H. Wakabayashi<sup>1</sup>,

K. Tsutsui<sup>2</sup>, H. Iwai<sup>2</sup>, K. Kakushima<sup>1</sup>, M. Furuhashi<sup>3</sup>, S. Tomohisa<sup>3</sup> and S. Yamakawa<sup>3</sup>

## E-mail : yiming.l.aa@m.titech.ac.jp

【はじめに】4H-SiC は高効率なパワーデバイスを実現する材料として普及が期待される[1]。従来、 SiC-MOSFET のゲート絶縁膜は熱酸化により形成することが多かったが、SiC は酸化速度の面方 位依存性が大きく[2]、トレンチ型 MOSFET の作製を考慮した場合、堆積法によるゲート絶縁膜の 形成が適していると考えられる。近年、堆積法によるゲート絶縁膜として LaSiO 膜の適用により 界面準位密度を 10<sup>11</sup>cm<sup>-2</sup>/eV 台まで低減できることが報告された[3,4]。今回、SiO<sub>2</sub> と La<sub>2</sub>O<sub>3</sub>の積層 膜を熱処理することにより得られる La シリケート膜をゲート絶縁膜とする MOS キャパシタを作 製した。SiC-MOS キャパシタの容量電圧測定結果を元に、La シリケート膜による SiC-MOS 界面 特性の改善について報告する。

【実験方法】化学洗浄したn型4H-SiC (0001)エピ基板上にSiO<sub>2</sub>、La<sub>2</sub>O<sub>3</sub>、SiO<sub>2</sub>を順に10nm、10 nm、40 nm 堆積し、酸素雰囲気で1100℃の熱処理を行った。SiO<sub>2</sub>はプリカーサにトリスジメチル アミノシラン(TDMAS)、酸素供給源に酸素プラズマを用いた原子層堆積 (ALD) 法により堆積し た。またLa<sub>2</sub>O<sub>3</sub>は電子線蒸着法により成膜した。ゲート電極にはRFスパッタリングによるW膜 を用いた。またLaシリケート層の有無による特性差を確認するため、40 nm のSiO<sub>2</sub>のみをゲート 絶縁膜とした試料を同時に作製し、それぞれの容量電圧特性を評価した。

【実験結果】Fig. 1 に SiC-MOS キャパシタの C-V 特性を、Fig. 2 にフラットバンド電圧を基準と したゲート電極への印加電圧に対するヒステリシスの大きさを示す。SiO<sub>2</sub>のみの試料に比べ、La シリケート層を有する試料のフラットバンド電圧はマイナス方向にシフトしており、絶縁膜中の 負の固定電荷が減少したものと考えられる。またヒステリシスも La シリケート層がある試料のほ うが縮小しており、La シリケートにより界面特性が改善したものと考えられる。

[1] L. Stevanovic, et al., 25<sup>th</sup> IEEE APEC, pp. 401-407 (2010). [2] Y. Song, et al., J. Appl. Phys., 95, pp. 4953-4957 (2004). [3] X. Yang, et al., ICSCRM Th-2B-5 (2013). [4] 宗清ら, 第 61 回応用物理学会春季学術講演 会, 20a-D8-8 (2014).



Fig. 1 CV characteristics ALD-SiO<sub>2</sub> capacitors with and without La-silicate layer.



Fig. 2 Hysteresis on gate voltage sweeping range dependency