

塗布プロセスによる有機フローティングゲート不揮発性 有機トランジスタメモリ

Organic floating gate nonvolatile organic transistor memory devices processed by spin coating

○塩野 郁弥^{1,2}、永瀬 隆^{1,2}、小林隆史^{1,2}、内藤裕義^{1,2}

(1.大阪府大、2.大阪府大分子エレクトロニックデバイス研)

○Fumiya Shiono¹, Takashi Nagase^{1,2}, Takashi Kobayashi^{1,2}, Hiroyoshi Naito^{1,2}

(1.Osaka Pref. Univ., 2.RIMED)

E-mail: fumiya.shiono.oe@pe.osakafu-u.ac.jp

1. はじめに フローティングゲート (FG) 構造を有する有機トランジスタ (OFET) メモリは、簡易的な構造でリライタブルな不揮発性メモリ特性が得られることから近年盛んに研究開発が行われている。しかしながら、その作製には有機半導体、トンネル絶縁層、FG 電極、制御ゲート絶縁膜の積層が必要であり、全ての層を塗布・印刷プロセスで作製することが難しいという問題がある。そこで我々は、塗布形成可能な電荷蓄積層として可溶性フラーレン誘導体 (PCBM) を分散した絶縁性ポリマー (PMMA) を用い、積層構造をトップゲート型とすることで、塗布プロセスで FG 型 OFET メモリが作製できることを報告した[1]。本研究では、FG 電極として可溶性ペンタセン (TIPS-pentacene) を用いたトップゲート OFET メモリについて報告する。

2. 実験 ソース-ドレイン電極 (Cr/Au) を有するガラス基板上に poly(3-hexylthiophene) (P3HT) を塗布した。電荷蓄積層を構成する TIPS-pentacene 及び PMMA は P3HT 層の直交溶媒である *n*-butyl acetate に対して高い溶解度を有し、P3HT 層を溶解することなく積層が可能である。TIPS-pentacene/PMMA 溶液をスピコートした後、制御ゲート絶縁層 CYTOP を塗布により積層した。最後に Al ゲート電極を真空蒸着することで図 1(a) に示すメモリ素子を作製した。




Fig. 1. (a) Device structure of solution-processed top-gate OFET memory device and (b) energy band diagram at programming.

3. 結果及び考察 図 2 に PMMA:TIPS-pentacene=85:15 層を用いて作製した素子の消去・書込時の伝達特性及びオンオフ状態のドレイン電流 (I_D) と閾値電圧 (V_{th}) の保持特性を示す。図 1(b)のエネルギーダイアグラムに示す様に TIPS-pentacene は P3HT に比べて低い LUMO 準位を有することで、電子蓄積によるメモリ特性が得られることが分かった。また、TIPS-pentacene を FG に用いることで高濃度分散が可能となり、大きな V_{th} シフトや長時間の電荷保持特性が得られることが分かった。[1] 塩野他, 第63回応用物理学会春季学術講演会 講演予稿集, 10-092 (2016).




Fig. 2. (a) Transfer curve and (b) retention characteristics of drain current and threshold voltage after application of ± 80 V for 300 sec for programming and erasing.

謝辞 本研究は、科学研究費補助金 基盤研究(c) (No. 26420276) 及び新学術領域研究「元素ブロック高分子材料の創出」(領域番号 2401) (No. 24102011) の助成を受けて行われた。