

フリップチップ実装によるシリコン基板上多波長光源

A Multi-Wavelength Light Source on Silicon Substrate by Flip-chip Bonding

○羽鳥 伸明、栗原 充、西沢 元亨、田中 有、森戸 健、蔵田 和彦 (PETRA)

○Nobuaki Hatori, Mitsuru Kurihara, Motoyuki Nishizawa, Yu Tanaka, Ken Morito,
and Kazuhiko Kurata (PETRA)

E-mail: n-hatori@petra-jp.org

はじめに 数百 Gb/s クラスの大容量チップ間インターコネクต์における電氣的ボトルネック問題を解決する手段として、シリコンフォトニクス技術を利用した光インターコネクต์の適用が検討されている。伝送路当りの通信容量をさらに増大させるためには、波長多重(WDM)技術の適用が有効な手段である[1]。我々はシリコンフォトニクス用光源として、パッシブアライメントによる半導体レーザ(LD)のフリップチップ実装を用いたハイブリッド集積光源を検討している[2]。本報告では WDM 光リンク実現へ向けたシリコン基板上多波長光源を、ファウンドリプロセスとマルチ LD 実装によって試作し、16 波長動作を確認したので報告する。

素子作製 シリコン層厚 220nm・BOX 層厚 3 μ m の 200mm 径 SOI 基板に、440nm 幅のシリコン導波路、LD 搭載用のテラス・LD 用台座・電極・LD 実装用はんだをファウンドリプロセスにより形成した。シリコン導波路の先端には、スポットサイズ変換器(SSC)を配置した。テラスはクラッド・BOX の酸化膜とシリコン基板をエッチングして形成し、台座はシリコン基板に形成した。電極はテラス底面に Ti/Pt/Au を蒸着・リフトオフにより形成した。LD 実装用のはんだには AuSn を用いるが、ウェハプロセスによる蒸着・リフトオフ工程でバンプ形成を行い、電極上に配置した。

実装する LD は、素子サイズ 600 μ m×600 μ m で、1 素子内に 4 つの活性領域を有するアレイ LD である。各活性領域ごとに異なる波長の $\lambda/4$ シフト付回折格子を設けており、4 つのアレイ LD を実装することで 16 波長の光出力を得ることができる。パッシブアライメントを用いたフリップチップ実装により、4 つの LD を 1 つのシリコン基板上に実装した。LD 実装後は、光学樹脂にて LD 周囲を封止した。図 1 に LD 実装後・樹脂封止前の光学顕微鏡写真を示す。LD は、1 から 4 の順に 1 ずつ行うマルチ実装方式で実装した。実装後に最大 3 回の熱履歴が加わる LD があるが、AuSn の再溶融が生じないように加熱温度・時間を調整した。

素子特性 作製したシリコン基板上光源からの出力光を、素子端面で光ファイバにて集光し、特性評価を行った。LD の各チャンネルは独立駆動ができ、25℃でのしきい値は 15mA~21mA であった。実装前のアレイ LD 単体での評価時と比べ、しきい値の変化はなかった。図 2 に、LD の各チャンネルへの注入電流が 60mA の時の発振スペクトルを示す。横モード抑圧比 50dB 以上の単一モード 16 波長動作を確認できた。LD 端面からシリコン導波路への結合損失は約 3.5dB で、プロセス上の解像度起因による SSC のモードミスマッチ過剰損失が最大で 3dB 程度各チャンネルに加わっており、光出力がばらつく要因となっている。SSC 構造の改良により、この過剰損失の低減は可能である。今回の結果により、WDM 光リンクへ向けたシリコン上多波長光源実現のための、ウェハプロセスを含んだマルチ LD 実装工程を確立できたことを確認した。

謝辞 本研究は、NEDOの「超低消費電力型光エレクトロニクス実装システム技術開発」により委託を受けたものである。

参考文献 [1] 田中 他、2013年春応物 30a-B3-7 [2] T. Shimizu et. al., GFP2011 ThB5




Fig. 1 Photograph of a 16-Wavelength light source on a silicon substrate




Fig. 2 Measured lasing spectra