

エレクトロニクス分野におけるキャリア形成について ～海外留学・就職の経験を踏まえて～

Discussion on Career Design in Electronics Field

～Based on the Experience of Studying and Working Abroad～

○小林 正治 (東大生研)

○Masaharu Kobayashi (Institute of Industrial Science)

E-mail: masa-kobayashi@nano.iis.u-tokyo.ac.jp

目まぐるしい変化を見せるエレクトロニクス分野を前にして、学部・大学院の学生がキャリアを思い描き、次のステップを選択する決意をするのは容易なことではありません。はじめに選んだパスが後のキャリア形成に大きく影響することもあります。そのため学生の間にできるだけ早い段階から自分が身を置く分野、あるいはこれから進んで行きたい分野におけるキャリア形成について意識することは大変重要です。その際に業界地図や将来性、必要なスキル等を把握しておく必要があります。自ら積極的に調査を行って一般的なキャリアパスのイメージすることが大事ですし、また、比較的年齢に近い当該分野の研究者・エンジニアがたどったパスを実際に知ることができれば、それをロールモデルとして具体的なイメージを形成することに役立てることができます。

本講演では比較的學生と年齢が近く、かつ、産業界・大学で研究者・エンジニアとしての経験をもつという立場から、學生のエレクトロニクス分野でのキャリア形成の一助となるよう、私自身のキャリアを振り返り、そのパスを選んだ動機・理由・結果・現在の業務・将来展望等を述べ、最後に學生へメッセージを送りたいと思います。私のキャリアの中で特徴的であるのが、海外の大学院での Ph.D 取得および海外企業での就職です。グローバル化が当たり前となっている現在、海外志向の學生も増えています。海外へ飛び出すために知っておくといふこと、海外経験を経て学んだこと、そして博士課程取得の重要性などについてもトピックとしてお話しします。

代表的な論文

- [1] **M. Kobayashi** and T. Hiramoto, “Experimental Study on Quantum Structure of Silicon Nano Wire and Its Impact on Nano Wire MOSFET and Single-Electron Transistor”, Digest of IEEE International Electron Device Meeting (IEDM) 2006, p.1007-1009
- [2] **M. Kobayashi**, A. Kinoshita, K. Saraswat, H. -S. P. Wong, and Y. Nishi, “Fermi-level depinning in metal/Ge Schottky junction and its application to metal source/drain Ge NMOSFET”, VLSI Technology Symposium 2008, p.54-55
- [3] **M. Kobayashi**, J. Mitard, T. Irisawa, T. Hoffmann, M. Meuris, M. Heyns, et al., “Experimental demonstration of high source velocity and its enhancement by uniaxial stress in Ge PFETs”, VLSI Technology Symposium 2010, p.215-216
- [4] Y. Sun, **M. Kobayashi**, D. K. Sadana, D. -G. Park, E. Leobandung, et al., “Self-aligned III-V MOSFETs: Towards a CMOS compatible and manufacturable technology solution”, Digest of IEEE International Electron Device Meeting (IEDM) 2013, p.48-50
- [5] **M. Kobayashi** and T. Hiramoto, “Device design guideline for steep slope ferroelectric FET using negative capacitance in sub-0.2V operation: Operation speed, material requirement and energy efficiency”, VLSI Technology Symposium 2015, p.212-213