Multi-Line-Beam CLC poly-Si TFTs におけるチャネル不純物導入の効果

Effect of channel doping on poly-Si TFTs with Multi-Line-Beam CLC

○平岩弘之 [1]，平田達誠 [1]，グエン ティ トゥイ [1]，小谷光司 [2]，黒木伸一郎 [1]
○Mitsuhisa Hiraiwa[1], Tatsuaki Hirata[1], Nguyen Thi Thuy[1], Koji Kotani[2], and Shin-Ichiro Kuroki[1]
[1] 広島大学ナノデバイス・バイオ融合科学研究所，東北大学大学院工学研究科 [2]
[1]Research Institute for Nanodevice and Bio Systems, Hiroshima University
[2]Graduate School of Engineering, Tohoku University
E-mail: {hiraiwa-mitsuhisa, skuroki}@hiroshima-u.ac.jp

【はじめに】 Multi-Line-Beam CLC (MLB-CLC)を用いることで結晶面方位と成長方向が均一な poly-Si 薄膜を得ることができる (図 1)。作製した低温 poly-Si TFT の ON 電流は高い値が得られているが、OFF 電流も高い電流値を示しており、ON/OFF 比の改善が求められる。この原因として結晶化領域で Donor 型欠陥が発生し、N-type 化していることが考えられる。本研究ではチャネル部に不純物注入を行い、欠陥を補償することで OFF リーク電流改善を行ったので報告する。

【実験方法】 石英基板に a-Si 薄膜 150 nm、Cap SiO_2 薄膜 100 nm を成膜し、MLB-CLC 法によりレーザ結晶化を行った。BHF で Cap SiO_2 をエッチングし、チャネル作製のためのリソグラフィ、ドライエッチングを行った。チャネルドーピングに使用する不純物は Boron とし、Rp を 70 nm とし、注入量を 5×10^{12} cm^{-2}, 7×10^{12} cm^{-2}, 9×10^{12} cm^{-2} の 3 条件でイオン注入を行った。その後、N_2 雰囲気中にて 550℃, 30 分の条件で活性化アニールを行った。ゲート SiO_2 酸化膜を ICP CVD により成膜後、Mo を成膜・パターニングしゲート電極を形成した。S/D 形成では As をイオン注入し、N_2 雰囲気中にて活性化アニールを行った。APCVD 層間絶縁膜を形成し、BHF によりコンタクトホール開口エッチングを行った。Al を成膜・パターニングし、電極パッドを形成した。最後に、H_2 雰囲気中にてシンタリング処理を行った。作製したデバイスは Id-Vg 特性を測定し、ドーズ量の違いによる変化を調べた。

【結果と考察】 作製したデバイスの Id-Vg 特性を図 2 に示す。不純物濃度 7.1×10^{-19}cm^{-3} のとき OFF リーク電流は 1×10^{-8}A、不純物濃度 1.0×10^{-20}cm^{-3} のとき OFF リーク電流は 1×10^{-9}A、不純物濃度 1.3×10^{-20}cm^{-3} のとき OFF リーク電流は 3×10^{-11}A となっており、不純物量が多いほど OFF リーク電流を低減した。このことから、Boron が Donor 型欠陥を補償していることが考えられる。また ON 電流は、不純物濃度 7.1×10^{-19}cm^{-3} のとき 9×10^{-5}A、不純物濃度 1.0×10^{-20}cm^{-3} のとき 7×10^{-5}A、不純物濃度 1.3×10^{-20}cm^{-3} のとき 5×10^{-5}A となっており、不純物濃度が増加するとわずかに減少した。この原因として、チャネルドープした Boron によるクーロン散乱が考えられる。



図 1. EBSD 測定による結晶性評価



図 2. 作製した TFT の Id-Vg 特性

© 2016年 応用物理学会