

グラフェン-超伝導体接触界面形成に対する金属薄膜微細構造の影響

Effects of metal nanostructures on the formation of a transparent graphene-superconductor interface

○津村 公平¹、平林 元樹¹、大杉 正樹¹、渡辺 英一郎²、津谷 大樹²、高柳 英明²

(1. 東理大理、2. NIMS 微細加工プラットフォーム、3. 東理大総研)

○Kohei Tsumura¹, Motoki Hirabayashi¹, Masaki Ohsugi¹, Eiichiro Watanabe², Daiju Tsuya²,
and Hideaki Takayanagi²

(1. Tokyo Univ. of Science, 2. NIMS Nanofabrication Platform, 3. RIST-TUS)

E-mail: kohei.tsumura@rs.tus.ac.jp

超伝導体(S)と常伝導金属(N)との結合によって形成される S-N 接合では、良好な S-N 界面形成が本質的に重要である。これは超伝導電極が単純な電流注入端子や電圧プローブとなるだけでなく、超伝導状態を N 中に誘起するという通常の電極とは異なる役割を果たすためである。これまでは InAs 系化合物半導体を N として用いた S-N 接合が主要な研究対象であった。この系に対しては界面形成技術の指針がある程度は確立されている。近年ではグラフェン(G)も N として利用されるようになっており、さまざまなグループで S-G 接合を利用した研究が進められている。多くの場合、S-G 間に Ti や Pd といった密着層を用いることで良好な界面形成を実現している。しかし同一の作製手法であっても作製条件の違いによっては全く不完全な接合しか得られないなど、S-G 界面形成技術には不明な点も多く存在する。本研究では S-G 接合をさまざまな条件下で複数作製・評価し、試料作製条件が界面形成に対してもたらす影響の定性的理解を目指した。

試料は S としてアルミニウム(Al)を用いた Al/G/Al 接合である。本試料は Ti (100 Å)を密着層として用いた Al-Ti-G 三層構造から成る界面を有し、Ti 層作製条件(成膜レート)が異なる試料を複数作製した。これらの微分抵抗(dV/dI)-バイアス電圧(V)特性を $T = 40$ mK にて測定した。一般的に、極低温に於ける S-N 接合の dV/dI - V 特性は S-N 界面のポテンシャル障壁高さに強く依存することが知られており、 dV/dI - V 特性から界面状況を定性的に評価可能である。

Ti 成膜レート 5.0 Å/sec と 0.5 Å/sec で作製した SGS 接合の dV/dI - V 特性を図 1 に示す。G 中に誘起された超伝導状態により、両者ともにゼロバイス近傍 $|V| < 220$ mV 以内で dV/dI の減少が見られる。しかし、5.0 Å/sec 試料はゼロバイスで下に凸となる一方で、0.5 Å/sec 試料では完全に上に凸となっている。この結果は、ハイレートで Ti 成膜を行うことで良好な S-G 界面形成が可能となることを示している。本講演ではグラフェン上の Ti 薄膜の原子間力顕微鏡像や過去の文献等を比較し、グラフェン上の金属薄膜微細構造という観点から界面形成技術について議論する。そして良好なグラフェン/電極界面形成手法の一法を提案する。




図 1: Ti 成膜レート 5.0 Å/sec と 0.5 Å/sec 試料の $T = 40$ mK に於ける dV/dI - V 特性