高純度 GaN エピタキシャル膜の HVPE 成長

HVPE growth of high-purity GaN epitaxial layers

○藤倉 序章、今野 泰一郎、吉田 丈洋、堀切 文正 ((株)サイオクス)

○Hajime Fujikura, Taichiro Konno, Takehiro Yoshida and Fumimasa Horikiri (SCIOCS Co. Ltd.)

E-mail: hajime-fujikura@ya.sumitomo-chem.co.jp

はじめに

これまでに、低転位な GaN 自立基板上に形成した縦型電子デバイスで、理論限界に近い特性が得られている[1]。これらのデバイスでは、デバイスを構成するエピタキシャル層はほとんどの場合 MOVPE 法により形成されている。しかし、MOVPE 法には、厚いドリフト層の成長に長時間かかる点や、有機金属原料からのカーボンの混入など、工業化に際して解決すべき課題が存在する。一方、これまで主として GaN 自立基板の成長に用いられてきた HVPE 法には、 $100 \mu\text{m/h}$ 以上の高い成長速度や原料にカーボン(C)を含まない点から、MOVPE 法におけるこれらの課題を克服できる可能性がある。しかし一般的な HVPE 法ではデバイス应用到に適した平坦表面が得にくく、均一性が MOVPE 法より劣るとされ、また装置内の石英からの Si および O の混入が避けられないため、パワーデバイス用を含めたデバイス構造の成長に HVPE 法を用いた例は極めて少ない。

一方我々は、これまでの GaN 基板製造を通じて、MOVPE 法と同等の成長制御性や均一性が得られる HVPE 装置を開発している。本報告では、この装置を石英フリー化することで、高純度でかつ、高い表面品質の GaN エピタキシャル膜の成長を可能とした取り組みについて紹介する。

実験結果と考察

当社製の n-GaN 自立基板上に、石英フリーの HVPE 装置により、膜厚制御性を優先して比較的遅い成長速度 ($1 \mu\text{m}/\text{分}$) で $20\text{-}30 \mu\text{m}$ 厚のアンドープおよび Si ドープ GaN 層を成長した。成長層表面の光学顕微鏡写真を Fig.1 に、SIMS 測定結果を Fig.2 に示す。Fig.1 に示したように、HVPE 法であっても、適切な装置を用いると、ヒロックやピットが無く、成長条件次第では意図的に置いたパーティクルが無ければピント合わせが困難なほどの平坦表面が得られる。アンドープ層の SIMS 測定では、Si, O, C (検出下限(DL))は 5×10^{14} , 5×10^{15} , $6 \times 10^{15}/\text{cm}^3$ を含め、測定した元素 (H, Fe, Cr, Ni, Ti, Cl, B 等) のいずれも検出下限以下の濃度であり、非常に高純度な GaN 結晶が得られることが示された。この高純度層に Si をドープした n-GaN 層では、SIMS、CV およびホール測定から、結晶中の Si 濃度とキャリア濃度は、測定した $10^{16}/\text{cm}^3$ 台中盤から $1 \times 10^{15}/\text{cm}^3$ までほぼ一致した。このことは、結晶中にこの範囲を超える濃度の補償中心が存在しないことを示唆している。

以上の結果から、HVPE 法は従来広く用いられていたバルク結晶成長にとどまらず、パワーデバイス構造のエピタキシャル成長法としても非常に有望であると言える。

Fig.1 Optical microscope image of as-grown surface of high-purity GaN layer grown by the quart-free HVPE.

Fig.2 SIMS results of high-purity GaN layer grown by the quart-free HVPE.

[1] H.Ohta et al., IEEE ELECTRON DEVICE LETTERS 36, 1180 (2015).