

AQFP 回路を用いた 16-word × 1-bit レジスタファイルの高速化

Improvement of a 16-word by 1-bit register file using AQFP logic

横浜国大院工¹, 横浜国大 IAS², JST さきがけ³

◦(M1)野副 舞¹, 竹内 尚輝^{2,3}, Christopher Ayala², 山梨 裕希^{1,2}, 吉川 信行^{1,2}

Yokohama Nat'l Univ.¹, IAS, Yokohama Nat'l Univ.², JST-PRESTO³

◦Mai Nozoe¹, Naoki Takeuchi^{2,3}, Christopher Ayala², Yuki Yamanashi^{1,2}, Nobuyuki Yoshikawa^{1,2}

E-mail: nozoe-mai-dz@ynu.jp

近年、情報機器を構成している半導体 CMOS 集積回路は、消費電力の増大や微細加工技術の限界といった問題により性能の限界が近づいている。そこで、半導体に代わるエネルギー効率の高いデバイスが望まれる。我々は、超伝導集積回路の中でも低消費電力性に優れた断熱型量子磁束パラメトロン (Adiabatic Quantum Flux Parametron; AQFP) 回路の研究を行っている。AQFP 回路は回路のポテンシャルを断熱的に変化させることにより CMOS 回路に比べ 6 桁程度低い消費電力を実現することができる [1]。

我々は AQFP 回路を用いた超低電力マイクロプロセッサの実現に向けて、レジスタファイルの開発を進めている。レジスタファイルはマイクロプロセッサの重要な構成要素の 1 つであり、演算に必要なデータを一時的に保持する役割を持つ。これまで 16-word × 1-bit レジスタファイルが設計され、回路面積は 3.1 mm × 5.4 mm であった[2]。高速での動作実証を行うには、励起電流の関連のタイミングマージンが重要である。本研究では、4 つのブロックに分割して励起電流を分配させることで、クロックスキューを減少させた。レイアウトを Fig.1 に示す。回路面積は 2.6 mm × 5.8 mm、JJ 数は 2166 である。また、励起電流のグラウンドをチップの外部に取ることで、グラウンド電流の回路への影響を小さくしている。詳細については発表で報告する。




Fig.1 Layout of 16-word by 1-bit register file.

謝辞

本研究に使用された回路は、産業技術総合研究所 (AIST) の超伝導クリーンルーム CRAVITY において HSTP を用いて作製された。本研究は JSPS 科研費基盤研究(S) (26220904) の助成を受けたものである。

参考文献

- [1] N. Takeuchi, K. Ehara, K. Inoue, Y. Yamanashi, and N. Yoshikawa, IEEE Trans. Appl. Supercond., vol. 23, no. 3, 1700304, Jun. 2013.
- [2] N. Tsuji, C. L. Ayala, N. Takeuchi, T. Ortlepp, Y. Yamanashi, and N. Yoshikawa, "Design and implementation of 16-word by 1-bit register files using adiabatic quantum flux parametron logic," IEEE Trans. Appl. Supercond., vol. 27, no. 4, Jun. 2017.