

ZnO TFT に対する He プラズマ処理の影響

Effects of He plasma treatment on ZnO thin film transistor

大阪工業大学 ナノ材料マイクロデバイス研究センター

○新屋 翔太郎, 金子 豊和, 小山 政俊, 前元 利彦, 佐々 誠彦

Nanomaterials Microdevices Research Center, Osaka Institute of Technology

○Shotaro Shinya, Toyokazu Kaneko, Masatoshi Koyama, Toshihiko Maemoto and Shigehiko Sasa

E-mail: m1m16319@st.oit.ac.jp

Introduction

我々の研究室では、酸化亜鉛 (ZnO) をチャネル層とした薄膜トランジスタ (Thin Film Transistor: TFT) の高性能化を目的として研究を行っている[1].TFT の性能向上のためには、接触抵抗を含めたアクセス抵抗の低減が不可欠である.抵抗を低減させる方法としてアルゴン (Ar) や水素 (H_2) [2, 3]を用いたプラズマ処理がある.最近, それらの他に IGZO-TFT のアクセス抵抗を低減する方法として, ヘリウム (He) プラズマ処理が有望な方法であることも報告されている[4].He プラズマ処理は Ar や H_2 プラズマ処理に比べて安定した処理方法といわれているが低抵抗化の起源は解明できていない.我々は, 寄生抵抗が少ないゲートオーバーラップ構造の ZnO-TFT のコンタクト抵抗を低減するために He プラズマ処理を採用し, He プラズマ処理プロセスの検討と低抵抗化の起源の解析を行った.

Experiment

RF マグネトロンスパッタ法により EAGLE XG 基板上に ZnO を RF パワー100 W, 圧力 0.6 Pa, Ar : O_2 = 19.4 : 0.6 sccm の条件で 30 nm 堆積させた試料に対して酸素雰囲気中で 300 °C, 60 分の熱処理を施した後, ウェットエッチングにより素子分離を行った.その後, フォトレジストでオーミックパターンを形成し, フォトレジストをマスクにして He プラズマ処理を行った.これにより, コンタクトメタルが堆積される部分のみが He プラズマ処理される.したがって, ソースとドレインとの間のチャネル層はそのままである.その後, 電子ビーム (EB) 蒸着とリフトオフにより Ti (20 nm) / Au (40 nm) オーミック電極を, RF マグネトロンスパッタ法によりゲート絶縁膜として厚さ 100 nm の HfO_2 を堆積した.RF パワー100 W, 圧力は 1 Pa で, Ar : O_2 = 15 : 5 sccm のガス流量を用いた.最後に, EB 蒸着により Ti (20 nm) / Au (100 nm) ゲート電極を形成した.図 1 に作製した ZnO-TFT の断面構造を示す.

Results and discussion

He プラズマ処理の有無を比較した TFT の伝達特性 (I_{DS} - V_{GS}) を図 2 に示す.He プラズマ処

理によりドレイン電流値の最大値が 0.75 μA から 25.2 μA に, 伝達コンダクタンス (g_m) も 4.64 $\mu S/mm$ から 0.32 mS/mm に増大した.この起源を探るために XPS 測定を行なった結果, He プラズマ処理を行ったサンプルは定量分析にて, 酸素欠陥が増加していることが分かった.これによりドレイン電流の最大値・ g_m が増大したと思われる.詳細については当日報告する.




図 1 作製した TFT 構造 (紫色の部分が He プラズマ処理を行った箇所)




図 2 伝達特性 (実線が He プラズマ処理有)

Reference

- [1]大溝他, 第 77 回応用物理学会秋季学術講演会, 14p-P10-21
- [2]J. S. Park et al., Applied Phys. Lett. 90, 262106 (2007).
- [3]B. D. Ahn et al., Jpn. J. Appl. Phys. part 1 48, 03B019 (2009).
- [4]Ho-young Jeong et al, APPLIED PHYSICS LETTERS 104, 022115 (2014)