

TaO_x ReRAM の書き換え耐久性におけるエラー回復現象を用いた高信頼手法の提案

Error Recovery Effect and High Reliable Method for Endurance in TaO_x ReRAM

○福山 将平, 前田 一輝, 竹内 健 (中大理工)

○Shouhei Fukuyama, Kazuki Maeda, Ken Takeuchi(Chuo Univ.)

E-mail: fukuyama@takeuchi-lab.org

1.はじめに

抵抗変化型メモリ (Resistive RAM, ReRAM)は高速かつ低消費電力で動作可能であるという特徴からストレージ・クラス・メモリ (SCM) の1つとして注目されている[1]。本論文では、TaO_xの材料を用いた40nm世代 ReRAM の書き換え耐久性における高信頼手法を提案する[2]。

2.ReRAM のエラー特性

図1に本論文の測定手法を示す。Set/Reset を繰り返し、任意の回数でメモリセルの電流値を読み出す DC Read を行い、Set/Reset 10⁵ 回で測定を終了する。Set/Reset には各々100ns, DC read には5msの時間を要する。DC read によって読み出した電流値から高抵抗状態 (High Resistance State, HRS)と低抵抗状態 (Low Resistance State, LRS)の Bit-Error Rate (BER) を算出する。Set/Reset 1回ではDC read を必ず行うが Set/Reset による影響を受けないため BER を考慮しない。また、本実験では HRS の BER の特性が良いため LRS の BER についてのみ調査する。

図2(a)に LRS における BER の Read interval 依存性を示す。DC read によって電流値を読み出した後、次の DC read 行うまでの Set/Reset の回数を Read interval と定義する。Read interval を変化させた結果、短い Read interval では BER が低下した。図2(b)に Wait time による LRS の BER 低下を示す。Set/Reset 10⁵ 回の測定で DC read にかかる時間(5ms)の Wait time を付与したところ BER が98%低下した。Set/Reset は各々100ns と高速に動作するため、連続的な Set/Reset 中に Set/Reset より長い時間の Wait time がエラーセルの回復時間として働き、BER が低下したと考えられる。従って、LRS において連続的な Set/Reset 中に Wait time を設けることにより BER の低減が可能となる。

3.エラー回復特性の物理モデル

図3にエラー回復特性の物理モデルを示す。ReRAM はメモリセル内の導通部分である Conductive Filament (CF) の酸素欠陥を電子がホッピング伝導することにより導通するため、電流値は CF 内の酸素欠陥数に依存する[3]。Set/Reset を多数行くとメモリセルにストレスがかかり、酸素欠陥が徐々に不足して Set を行っても HRS の状態から変化しなくなりエラーとなる。エラー状態のセルに Set/Reset より長い時間の Wait time を与えると、TaO_x層から不足していた酸素欠陥がフィラメント内部に拡散され回復する。

4.エラー低減手法

図4にウェアレベリングを用いたデータ書き込み手法を示す。ウェアレベリングは集中的なデータの書き込みを避けるために、書き込みをメモリ全体に分散させる手法である。ウェアレベリングを用いることでメモリ全体に均等な Wait time を設けることができる。ウェアレベリングを64MbitのReRAMに用いたときの書き込み時間に対する Wait time を計算した結果、同時書き込み bit 数が16bit のとき高速な書き込みでも十分な Wait time を保証することができる。

5.まとめ

TaO_xの材料を用いた40nm世代 ReRAM の Set/Reset 10⁵ 回における書き換え耐久性を評価した。Wait time により LRS の BER を低減することができる。データ書き込み時にウェアレベリングを用いることで、Wait time を設けることができる。

謝辞

本研究は JST、CREST の支援(JPMJCR1532)を受けたものである。サンプル提供と議論して頂いたパナソニックセミコンダクターソリューションズ株式会社 安原隆太郎氏、三嶋智史氏に深謝する。

参考文献

- [1] Y.Tamai et al., SSDM, pp.1166-1167, 2008
- [2] K.Maeda et al., IRPS, pp.5A-4.1-5A-4.6, 2017
- [3] A.Hayakawa et al., IMW, pp.1-4, 2017




Fig.1 Measurement operation. DC read is cell current measurement.




Fig.2 (a) Read interval dependency in BER of LRS. (b) Comparison of BER in Set/Reset cycling without/with Wait time.




Fig.3 Illustration of cell state in cycling endurance with the waiting time between Set and Reset.




Fig.4 Data writing with wear-leveling for error reduction and the calculated wait time.