## 自己組織化単分子膜を用いた adhesion lithography による MoS<sub>2</sub> FET の作製

 $\label{eq:constraint} \textbf{Adhesion lithography with self-assembled monolayer to fabricate $MoS_2$ FET$}$ 

東エ大量子ナノ研 <sup>〇</sup>川那子 高暢, 居駒 遼, Wanjing Du, 小田 俊理

## Tokyo Tech. QNERC °T. Kawanago, R. Ikoma, W. Du, S. Oda

## E-mail: kawanago.t.ab@m.titech.ac.jp

【はじめに】自己組織化単分子膜(Self-Assembled Monolayer:SAM)は、固体表面上に有機分子が自 発的に集合して形成される、緻密かつ配向が揃っ た分子層1層分の結晶膜である[1]。SAMは、材 料表面に粘着性や濡れ性といった様々な特性や 機能を与えることが出来る。近年、SAMによる 材料界面の密着性制御によって、約15nmのナノ ギャップ電極を自己整合的に作製する adhesion lithography という手法が報告された[2]。本研究で はこの SAM を用いた adhesion lithography によっ て、層状半導体材料である二硫化モリブデン (MoS<sub>2</sub>)をチャネル層に用いた電界効果トランジ スタ(FET)を作製したので報告する[3]。

【実験方法】熱酸化した SiO<sub>2</sub>(400nm)/S 基板上に、 フォトリソグラフィーを用いてレジストをパタ ーニングし、Al(80nm)を堆積した。次に、酸素プ ラズマ(プラズマパワー300 W、真空度 300 mTorr、 酸素流量 100 sccm、照射時間 20 min)を基板に照 射し、AI表面に AlOx とヒドロキシル基を形成し た。続いて、SAM(オクタデシルホスホン 酸:ODPA)を 2-プロパノールに 5mM 溶かした溶 液に基板を1時間浸漬し、SAMをAlOx上に形成 した[2]。その後 lift-off プロセスによって、Al gate 電極を作製した。SiO2表面はレジストによって保 護されているため、SAM は形成されない。続い て Au(40nm)/Al(10nm)を基板全体に堆積した。Al は Au と SiO<sub>2</sub> との密着層として用いた。SAM に よって界面の密着性が低下するため、PDMS を基 板に接触させ、引き剥がすことでSAM上のAu/Al を選択的に除去できる。Source/drain コンタクト の作製後、改めて SAM を形成しゲート絶縁膜と して用いた[4]。最後に、MoS2を剥離法によって 基板上に転写した [4]。図1に、作製プロセスと デバイス構造を示す。

【実験結果】図2に、作製した MoS<sub>2</sub> FET の I<sub>d</sub>-V<sub>g</sub> 特性を示す。フォーミングガス雰囲気中、150℃、 30min のアニール(FGA)を施すことで、I<sub>d</sub>-V<sub>g</sub>特性 のヒステリシスは大きく減少した。一方ゲートリ ーク電流の増加は認められず、良好な FET 特性 を実現することができた。SAM を用いた adhesion lithography によって、低電圧駆動 MoS<sub>2</sub> FET の作 製に成功した。



Fig.1 Process flow and device structure.



Fig.2 Transfer characteristics of  $MoS_2$  FET with adhesion lithography.

【参考文献】

[1] J. C. Love et al., Chem. Rev. 105, 1103 (2005).

[2] D. Beesley et al., Nat. Commun. 5, 3933 (2014).

[3] T. Kawanago et al., Proc. of the 46<sup>th</sup> ESSDERC.291 (2016).

[4] T. Kawanago et al., Appl. Phys. Lett. 108, 041605(2016).

【謝辞】本研究は、科研費研究活動スタート支援 (15H06204) および CREST, JST により実施され た。またデバイス作製は、東京工業大学の角嶋邦 之准教授、若林整教授、筒井一生教授にご協力い ただいた。