

Ge 薄膜/Si 基板構造におけるドーパントの安定性に与える背景電荷と平面応力の影響

Effect of background charge and plane stress on dopant stability

in Ge thin film / Si substrate structure

岡山県大院情報系工¹, 岡山県大情報工² ○(M2)稲垣 淳¹, 末岡 浩治²Graduate School of Okayama Pref. Univ.¹, Okayama Pref. Univ.²,○Jun Inagaki¹ and Koji Sueoka²

E-mail: ctec.inagaki@gmail.com

1. 研究背景

Si 基板上に Ge 薄膜を成長させたヘテロ構造は、レーザーダイオードから Si フォトニクスに至る広汎にわたり、今後もアプリケーションの拡大が見込まれる。本研究では Si 基板上にエピタキシャル成長したダイマーを有する Ge 薄膜を計算モデルとし、表面第 1 層～第 10 層の置換位置に 8 種類の III, IV, V 族ドーパントを導入して形成エネルギー (E_f) を計算することで、ドーパントの安定性を評価した。

2. 計算方法

計算には $p(2 \times 2)$ 周期構造を有する Ge 表面薄膜 6 層と Si 基板 6 層からなるヘテロ構造モデルと、比較のために同じ $p(2 \times 2)$ 構造の 12 層からなる Si 表面モデルを用意した。原子数はいずれも 96 個である。モデルの各層において、対称性を考慮した置換位置にドーパント原子を導入し、構造最適化計算を行った。得られた安定構造における全エネルギーを Ge あるいは Si バルクモデルにおける値と比較することで、各層におけるドーパント原子の安定性を解析した。計算ソフトには CASTEP を使用した。汎関数には GGA-PBE を選択した。カットオフエネルギーは 340 eV とし、サンプリング k 点は $2 \times 2 \times 1$ 点を取った。

3. 計算結果と考察

Fig. 1 に Ga 原子の結果を示す。Ge 薄膜内における Ga 原子の E_f は、Si モデルと比較して、バルク内より高くなった。この結果は、Si 表面のダイマーが電子を集めて負に帯電しても第 3 層以下ではほぼ電気的中性となるのに対し、Ge/Si ヘテロ構造では Ge 表面から 10 層以上が正に帯電しており、このような両者の背景電荷分布の違いに起因すると考えられる。




Fig. 1 Formation energy of Ga atom.




Fig. 2 Formation energy of C atom.

Fig. 2 に C 原子の結果を示す。C 原子は電気的に中性であるにも関わらず、Si 表面に比較して E_f は大きく低下した。これは Si 基板上に成長させた Ge 薄膜には平面圧縮応力が印加されており、Ge より原子半径の小さい C 原子が周囲に形成する引張り歪みが相殺されたことが理由と考えられる。

4. まとめ

Si 基板上に成長させた Ge 薄膜に 8 種類の III, IV, V 族ドーパント原子を導入し、その安定性に関する第一原理解析を行った。ポスターでは解析結果ならびに熱平衡濃度分布の算出結果も報告する。