

Cu(In, Ga)Se₂ 表面 Cu 欠損層制御による Cu(In, Ga)Se₂ 太陽電池高効率化Efficiency Enhancement of Cu(In,Ga)Se₂ Solar Cellsby Cu-deficient Layer Control on Cu(In,Ga)Se₂ Surface東工大院理工¹, 東工大工学院²○(D)西村 昂人¹, (M2)土岐 爽真¹, (M1)杉浦 大樹², 中田 和吉², 山田 明²Dept. of Physical Electronics, Tokyo Tech.¹, Dept. of Electrical and Electronics Engineering, TokyoTech.² ○Takahito Nishimura¹, Soma Toki¹, Hiroki Sugiura², Kazuyoshi Nakada², Akira Yamada²

E-mail: nishimura.t.ak@m.titech.ac.jp

【はじめに】これまで本研究グループでは、Cu(In,Ga)Se₂(CIGS)太陽電池における n 型バッファ層/CIGS ヘテロ界面の制御手法として、CIGS 表面に低 Cu 組成の異相 (Cu 欠損層) を導入、価電子帯オフセット(ΔE_V)を形成させることにより、正孔濃度が低下し、界面再結合の抑制が可能であることを見出している^[1]。更に最近、一般的な CIGS 薄膜作製法として用いられる「三段階法」を改良し、第 2 段階目直後に Se のみを照射するインターバル時間(t_{se})を設けることにより、積極的に Cu 欠損層を導入する為の新たなアプローチを提案した^[2]。従来の手法により作製した CIGS 太陽電池の変換効率が 17.8%であったのに対し、 $t_{se} = 5 \text{ min}$ を導入した太陽電池では最高効率 19.8%を達成した。また、 $t_{se} = 5 \text{ min}$ を超えると変換効率は減少傾向にあることが明らかとなった。今回、 t_{se} を設けた場合の CIGS 太陽電池に対して行った詳細な評価結果を報告する。

【実験方法】LiF/Al/B:ZnO/i-ZnO/CdS/CIGS/Mo/SLG 構造を有する CIGS 太陽電池を作製した。CIGS 薄膜は、三段階法における第 2 段階目直後に $t_{se} = 5 \text{ min}$ を導入し、このとき、平均組成が Ga/(Ga+In) ~ 0.25、Cu/(Ga+In) ~ 0.8 となるよう調整した。

【結果と考察】Fig. 1 に、 $t_{se} = 5 \text{ min}$ を導入した CIGS 太陽電池における(a)CdS/CIGS 付近の TEM 像、(b)CIGS 最表面から深さ約 100 nm 程度の領域の高倍率 TEM 像を示す。また Fig. 1(c)には、(b)と同一視野における Cu 元素に対する TEM-EDX マッピング像を示す。これらの結果より、約 100 nm 程度の均一な Cu 欠損状態 [Cu/(Ga+In) ~ 0.3]を確認、Cu 欠損層精密制御を実現した。当日は更に、電子線回折法を用いた Cu 欠損層/CIGS 構造界面評価、SIMS 測定及び SSRM 測定による、 $t_{se} = 5 \text{ min}$ 以上での変換効率低下要因について詳細な議論を行う。

【謝辞】本研究は、独立行政法人新エネルギー・産業技術総合開発機構 (NEDO) の支援により実施されたものであり、関係者各位に感謝する。

[1] T. Nishimura *et al.* Jpn. J. Appl. Phys.54, 08KC08 (2015).

[2] T. Nishimura *et al.* Appl. Phys. Express 9, 092301 (2016).




Fig. 1. (a) TEM image in CdS/CIGS interface, (b) high-resolution TEM image, and (c) TEM-EDX mapping for Cu in Cu-deficient region/CIGS interface of a CIGS solar cell with $t_{se} = 5 \text{ min}$.