ソース不純物濃度が GaAsSb/InGaAs 縦型トンネル FET の 電気特性に与える影響

Effects of source impurity concentration on electrical characteristics of GaAsSb/InGaAs TFET 東京大学¹. 日本電信電話株式会社 先端集積デバイス研究所² 後藤高寬¹, 満原学², 星拓也², 杉山弘樹², 竹中充¹, 高木信一 The University of Tokyo¹, NTT Device Technology Laboratories, NTT Corporation², T. Gotow¹, M. Mitsuhara², T. Hoshi², H. Sugiyama², M. Takenaka¹, and S. Takagi¹ E-mail: gotow@mosfet.t.u-tokyo.ac.jp

【はじめに】半導体のバンド間トンネル現象を利 用したトンネル FET は、従来型 MOSFET の駆動電 流の立ち上がりを示す指標のサブスレショルド 値(S.S.)の理論限界である 60 mV/dec.を打破可能 なことから注目されている^[1]。その中でも、III-V 族化合物半導体のタイプ Ⅱ ヘテロ接合を用い た TFET は、より高いオン電流を得られるため 有望である^[2,3]。これまで我々は、InP 上に格子 整合した p-GaAsSb/i-InGaAs TFET の動作を実 証してきた^[4]。今回ソース領域の不純物濃度が TFET の電気特性に与える影響を TCAD シミュ レーションと実験から検討したので報告する。

【研究内容】Sb 系 TFET のデバイス特性向上 指針を明らかにするため、TCAD シミュレーシ ョンを行った。Fig. 1 にソース領域の不純物濃 度が S.S.値と IoNに与える影響を示す。ここで、 S.S.値と V_{OFF} は $I_D = 1 \times 10^{-11}$ A/µm 時の、 I_{ON} は $V_{ON} = V_{OFF} + 0.5 V$ と定義したときの値とした。 高い I_{ON} と S.S. < 60 mV/dec.を同時に実現するた めには、ソース領域の不純物濃度をより高くす る必要が示唆された。Fig. 2 に試作した p-GaAsSb/i-InGaAs 縦型 TFET の構造を示す。ソ 形成した。InGaAs と GaAsSb の表面を硫酸アン そ モニウムでパッシング ース領域はリン酸過水でエッチングすることで モニウムでパッシベーションした後、Al₂O₃を 基板温度 150℃ で 10 nm 堆積させた。Fig. 3 に In-V_G特性の温度依存性を示す。強い温度依存性 が観測されていることから、接合リーク成分に は熱励起によるキャリアの生成電流や欠陥準位 を介したトンネル電流が多く含まれることが示 唆された。デバイスを低温とし、接合リーク電 流を抑制することで ON/OFF 比 7 桁以上、IoN 頁10-1 は0.16 µ A/µm が得られた。Fig. 4 に示した 20 K 氢 時の Ip-Vp 特性に負性微分抵抗 (NDR) が明瞭 に観測されていることから、本デバイス特性は トンネル電流に支配されていることが確認され た。Fig.5に $I_D - V_G$ 特性とS.S.値に対するソース 領域の不純物濃度(N_A)依存性を示す。 N_A を1×

10¹⁹から4×10¹⁹ cm⁻³に増加させると、オ ン電流が約1桁以上、I_D=1×10⁻¹¹ A/µmで の S.S.値が 57 mV/dec.に向上した。 【まとめ】ソース領域の不純物濃度を高濃度 化することで、p-GaAsSb/i-InGaAs 縦型 TFET のオン電流特性とS.S.値を向上した。 【謝辞】本研究は、JST, CREST の助成を受け実施した。 【参考文献】

- [1] A. M. Ionescu and H. Riel, Nature 479, 329 (2011).
- [2] T. Yu et al, IEDM (2015) pp. 612-615.
- [3] R. Pandey et al, VLSI (2015) pp.T206-T207.
- [4] T. Gotow et. al., SSDM (2016) pp. 21 22.





Fig. 1 The simulated S.S. values and ION of GaAsSb/InGaAs TFETs with various source impurity concentration.

10-

10-

10

10-1

⁻ 10⁻¹²

10

10⁻¹

Fig. 2 Schematic image of GaAsSb/InGaAs vertical TFET structure on InP



Fig. 3 I_D - V_G characteristics of GaAsSb/InGaAs vertical TFET at 300 and 20 K.

substrate 10







Fig. 5 I_D - V_G characteristics and Subthreshold swing (S.S) versus drive current (I_D) of GaAsSb/InGaAs vertical TFET with impurity concentration (N_A) of 1×10¹⁹ and 4 × 10¹⁹ cm⁻³.