

## 表面処理方法が $\beta\text{-Ga}_2\text{O}_3/\text{Al}_2\text{O}_3/\text{Pt}$ MOS キャパシタの電気特性へ及ぼす影響

### Influence of surface cleaning on electrical characteristics of $\beta\text{-Ga}_2\text{O}_3/\text{Al}_2\text{O}_3/\text{Pt}$ MOS capacitors

1. 芝浦工大, 2. 物材機構 ○廣瀬雅史<sup>1,2</sup>, 生田目俊秀<sup>2</sup>, 弓削雅津也<sup>1,2</sup>, 前田瑛里香<sup>1,2</sup>  
大井暁彦<sup>2</sup>, 池田直樹<sup>2</sup>, 色川芳宏<sup>2</sup>, 小出康夫<sup>2</sup>, 大石知司<sup>1</sup>

1. SIT, 2. NIMS °Masafumi Hirose<sup>1,2</sup>, Toshihide Nabatame<sup>1</sup>, Kazuya Yuge<sup>1,2</sup>, Erika Maeda<sup>1,2</sup>,  
Akihiko Ohi<sup>2</sup>, Naoki Ikeda<sup>2</sup>, Yoshihiro Irokawa<sup>2</sup>, Yasuo Koide<sup>2</sup>, and Tomoji Ohishi<sup>1</sup>

E-mail: ad15068@shibaura-it.ac.jp

諸言:  $\beta\text{-Ga}_2\text{O}_3$  は単斜晶構造で大きなバンドギャップ(4.9 eV)を持ち、絶縁破壊電界も高く、Si に代わる次世代パワーデバイスの材料として大きく期待されている<sup>[1]</sup>。ゲート絶縁膜として、 $\text{Al}_2\text{O}_3$  は大きなバンドギャップ(8.8 eV)及び高い誘電率( $k \sim 8$ )の利点から一候補材料として研究されている。しかし、 $\beta\text{-Ga}_2\text{O}_3$  パワーデバイスの作製において、ゲート絶縁膜の形成前の  $\beta\text{-Ga}_2\text{O}_3$  基板の表面処理については確立した方法が必ずしもあるわけではない。そこで、本研究では  $\beta\text{-Ga}_2\text{O}_3$  基板の表面処理として、SPM 及び BHF 溶液を用いた 2 種類の処理方法に着目して、この処理方法が  $\beta\text{-Ga}_2\text{O}_3/\text{Al}_2\text{O}_3/\text{Pt}$  MOS キャパシタの電気特性へ及ぼす影響について調べた。

実験方法: n 型  $\beta\text{-Ga}_2\text{O}_3$  自立基板/ $\beta\text{-Ga}_2\text{O}_3$  エピタキシャル層( $N_d - N_a = 1 - 2 \times 10^{16} \text{ cm}^{-3}$ )を基板に用いた  $\beta\text{-Ga}_2\text{O}_3/\text{Al}_2\text{O}_3/\text{Pt}$  MOS キャパシタを以下の手順で作製した。基板の表面処理方法は、次の 4 条件で実施した。SPM ( $\text{H}_2\text{SO}_4 : \text{H}_2\text{O}_2 = 1 : 1$ )法は処理時間 5 min で実施し、BHF (40% $\text{NH}_4\text{F} : 50\%\text{HF} = 6 : 1$ )法は処理時間を 1、10 及び 30 min と変えた。次に、膜厚 25 nm の  $\text{Al}_2\text{O}_3$  ゲート絶縁膜は、 $\text{Al}(\text{CH}_3)_3$  原料及び  $\text{H}_2\text{O}$  酸化ガスを用いた ALD 法( $T_g = 300^\circ\text{C}$ )で作製した。その後、EB 蒸着法で、Pt ゲート電極及び Ti/Pt オーミック電極を形成して、MOS キャパシタを作製した。これらの MOS キャパシタの C-V 測定は、周波数を 1M~1kHz で、空乏領域から蓄積領域を順方向として往復掃引した。

結果: Fig. 1 に SPM 及び BHF 30 min 処理したキャパシタの C-V 特性を示す。両キャパシタ共に、測定周波数が低くなるに従って  $V_{fb}$  ヒステリシス( $V_{fb \text{ hys}}$ )は大きくなる傾向を示した。また、BHF 30min 処理したキャパシタは、SPM に比べて大きな  $V_{fb \text{ hys}}$  値を示すことより、 $\beta\text{-Ga}_2\text{O}_3/\text{Al}_2\text{O}_3$  界面に電荷のトラップ/デトラップの欠陥が多く形成していると考えられる。Fig. 2 に表面処理方法による  $V_{fb}$  の変化を示す。BHF 処理したキャパシタの  $V_{fb}$  は SPM 処理したキャパシタに比べて正方向にシフトし、処理時間が長くなるに従って  $V_{fb}$  シフトは大きくなる傾向であった。これは、 $\beta\text{-Ga}_2\text{O}_3/\text{Al}_2\text{O}_3$  界面での負の固定電荷の生成と BHF 処理時間が関係している事を示している。また、SPM 及び BHF 法で処理した  $\beta\text{-Ga}_2\text{O}_3$  基板表面を AFM で観察した結果、SPM (RMS = 0.36 nm)に比べて、BHF (RMS > 0.55 nm)では、表面のラフネスが増大しており、このラフネスが  $V_{fb \text{ hys}}$  及び  $V_{fb}$  シフトへ影響を及ぼしたと考えられる。

謝辞: 本研究は文部科学省「省エネルギー社会の実現に資する次世代半導体研究開発」の委託を受けて行われました。

参考文献: [1] M. Orita et al., Appl. Phys. Lett. **77**, 4166(2000).




Fig. 1 C-V characteristics of  $\beta\text{-Ga}_2\text{O}_3/\text{Al}_2\text{O}_3$  MOS capacitors after cleaning in (a) SPM and (b) BHF solutions.




Fig. 2 Relationships between surface cleaning processes and  $V_{fb}$ .