グラフェンデバイスの接合抵抗の改善に関する研究

Improvement of contact properties of graphene devices

北大院情報科学 [1]，北大創成研 [2]
○金多恩 [1]，Subagyo Agus [2]，纐纈ゆかり [1]，八田英嗣 [1]，末岡和久 [1]
Graduate School of IST, Hokkaido Univ.[1], CRIS, Hokkaido Univ.[2]
○D. Kim[1], A. Subagyo[2], Y. Koketsu[1], E. Hatta[1] and K. Sueoka[1]
E-mail: d-kim@nano.ist.hokudai.ac.jp

シリコンデバイスを超える高性能のナノカーボン電子デバイスが次世代電子デバイスとして期待されている。炭素原子が六員環構造をなした単原子層物質、いわゆる 2 次元物質であるグラフェンは高いキャリア移動度を持ち、その応用の一つとしてグラフェントランジスタ(GFET)があり、高速トランジスタの実現に注目されている。テラヘルツ領域の遮断周波数を実現し[1]、現在は 400 GHz の遮断周波数に達した[2]。GFET に限らずグラフェンを応用する電子デバイスにおいては、グラフェンと電極との接合抵抗はデバイス性能を左右する極めて重要なパラメータである。グラフェンと電極との接合構造はエッジ(エンド)と表面(サイド)接合があるが、化学結合の強いエッジ接合の抵抗が小さいとされている[3]。これまではエッジ接合構造のグラフェンデバイスにおいて 100 Ωum 程度の低抵抗が実現されている[4]。しかし、表面接合構造においても接合されるグラフェン表面が清浄であれば 100 Ωum 程度の低抵抗接合が得られている。例えば、SiN マスクを使用したレジストフリープロセス[5]、レーザー照射による残渣レジストの除去[6]、などの電極作製プロセスが報告されている。本研究では、低抵抗なグラフェン接合を実現する目的として清浄なグラフェンエッジを接合するグラフェンデバイスの作製を試みた。

使用したグラフェンは HOPG から剥離法により SiO_2/Si 基板に転写したグラフェンであった。接合抵抗を定量的に評価するために TLM 法を用いた。また、表面接合と比較するために同一グラフェン上に両構造のグラフェンデバイスを作製した。電子線リソグラフィーを用いて、図 1 の SEM 像に示すように、各接合構造の 3 つの異なるチャネル長さ(500, 1000, 2000 nm)のグラフェンデバイスを作製した。表面接合は電極パターンに電極を成膜してリフオフする方法による作製したのに対し、エッジ接合は電極成膜する前に電極パターン内のグラフェンをドライエッチング法によって切断・除去してから電極を成膜した。この方法で作製した表面接合とエッジ接合のデバイスの接合抵抗はそれぞれ 152 kΩμm と 364 kΩμm であり、エッジ接合の方が高かかった。SEM 像より、エッジ接合の電極の直線性が悪く、凹凸が大きいことから、ドライエッチング時のエッチングマスクとして担うレジストがダメージを受けたことが分かり、接合されたグラフェンエッジは一部であると考えられる。この問題を解決するために、酸化物と金属からなるマスクを配置したデバイスを作製する。



Fig. 1. SEM image of SC and EC

References:
[1] Y.-M. Lin *et al.*, Science **327**, 662 (2010).
[2] R. Cheng *et al.*, Proceedings of the National Academy of Sciences **109**, 29 (2012).
[3] Y. Matsuda *et al.*, The Journal of Physical Chemistry C **114**, 17845 (2010).
[4] L. Wang *et al.*, Science **342**, 614 (2013).
[5] R. Ifuku, K. Nagashio, T. Nishimura, A. Toriumi, Appl. Phys. Lett. **103**, 033514 (2013).
[6] Y. Jia, X. Gong, P. Peng, Z. Wang, Z. Tian, L. Ren, Y. Fu, H. Zhang, Nano-Micro Lett. **8**, 336 (2016).