

圧電高分子膜(P(VDF-TrFE))一体型 FET における分極の効果

Effect of polarization in the piezoelectric polymer film integrated FET

東京理科大¹, 関西大学², 岡山琢哉¹, 松本周作¹, 宝田隼², 古川昭雄¹

Tokyo Univ. of Science¹, Kansai Univ.², Takuya Okayama¹, Shusaku Matsumoto¹, Jun Takarada², Akio Furukawa¹

E-mail: 7318513@ed.tus.ac.jp

接触センシング技術は、ロボットや透明タッチパッドなど様々な分野で重要な役割を担っている¹⁾。本研究は FET のゲート絶縁膜に圧電体材料を用いた接触センサ機能をもつデバイスの作製を目的としている。本報告では、FET 動作において圧電体であるゲート絶縁膜が分極することによるドレイン電流の変化について報告する。

FET は図 1 の構造をもつ。圧力検知膜及び FET のゲート絶縁膜として P(VDF-TrFE)(75/25)を用い、半導体層には安価で比較的低い温度で結晶成長できる ZnO を用いた。RF マグネトロンスパッタ法により、図 1 のように MgZnO、ZnO:Al、Ti、Pt の積層構造試料を作製した。絶縁膜に用いる P(VDF-TrFE)はスピコート法により 700 nm 成膜したのちに 135°C で 2 時間熱処理を行った。ゲート(G)電極には Au を用いた。MgZnO 層はバッファ層として用いた。FET のゲート長は 0.5 mm、ゲート幅は 5 mm である。この素子は GS 間に負のバイアスをかけ、SD 間に正のバイアスをかけて動作させるディプレッション型 FET である。

ゲート電圧を変化させた時のドレイン電流-電圧特性を図 2 に示す。V_{GS} を 0 から -40 V と変化させることによって I_{DS} が小さくなるのがわかる。また、この FET では V_{DS}=0~40V、V_{GS}=0~-40V に直流バイアス値を変化させる度にゲート絶縁膜 P(VDF-TrFE)は分極されていく。図 3 にこの操作を何度か繰り返した後の I_{DS}-V_{DS} 特性を示す。分極により P(VDF-TrFE)内の電荷が偏ることにより、チャンネルに電界がかかり流れる電流量が小さくなっているのがわかる。

図 4 に動作回数と I_{DS} の関係を示す。図での I_{DS} は V_{DS}=40V、V_{GS}=-40V を印加した時の値である。分極の回数を増やすに従い、分極が進み I_{DS} は減少し、飽和していくのがわかる。今回は動作回数で分極変化を見たが、ある適切な電圧・時間で保持しても、分極は進むと考えられる。

1) R. Dahiya, G. Metta, M. Valle, A. Adami, and L. Lorenzelli: Appl. Phys. Lett. 95, 034105 (2009).




図 1 試料構造




図 2 I_{DS}-V_{DS} 特性 (分極前)




図 3 I_{DS}-V_{DS} 特性 (分極後)




図 4 動作回数と I_{DS} の関係